[发明专利]半导体器件的制作方法与半导体器件

说明书

本申请提供了一种半导体器件的制作方法与半导体器件。该方法包括：形成基底结构，基底结构包括衬底和堆叠结构，堆叠结构包括本体结构、栅极线狭缝和第二虚拟沟道孔，本体结构包括交替设置的第一牺牲层和绝缘介质层，栅极线狭缝包括第一子栅极线狭缝和第二子栅极线狭缝，第一子栅极线狭缝和第二子栅极线狭缝间隔设置，且第二虚拟沟道孔位于第一子栅极线狭缝和第二子栅极线狭缝之间；在栅极线狭缝中形成第二牺牲层；至少去除第一牺牲层和第二牺牲层。该方法中，第二虚拟沟道孔将第一子栅极线狭缝和第二子栅极线狭缝隔开，不会导致其他位置的牺牲层材料增加，简化去除牺牲层的方法。

技术领域

本申请涉及半导体领域，具体而言，涉及一种半导体器件的制作方法、半导体器件、三维存储器与存储系统。

背景技术

随着3D NAND技术的不断发展，三维存储器的层数越来越多，从24层、32层、64层到超过100层的高阶堆叠结构，可以大幅度提高存储的密度并降低单位存储单元的价格。但是随着层数的逐渐增加，去除堆叠结构中的牺牲层的过程相对较为复杂。因此，亟需一种简化牺牲层去除的方法。

发明内容

本申请的主要目的在于提供一种半导体器件的制作方法、半导体器件、三维存储器与存储系统，以解决发明人了解的技术方案中的缺乏一种简化去除牺牲层的方法的问题。

根据本发明实施例的一个方面，提供了一种半导体器件的制作方法，包括：形成基底结构，所述基底结构包括衬底结构和堆叠结构，其中，所述堆叠结构位于所述衬底结构上，所述堆叠结构包括本体结构、位于所述本体结构中的多个沟道孔、多个第一虚拟沟道孔、栅极线狭缝和第二虚拟沟道孔，所述本体结构的一端具有台阶区域，多个所述第一虚拟沟道孔位于所述台阶区域，所述本体结构包括交替设置的第一牺牲层和绝缘介质层，所述栅极线狭缝贯穿所述堆叠结构以及并位于部分所述衬底结构中，所述栅极线狭缝包括第一子栅极线狭缝和第二子栅极线狭缝，所述第一子栅极线狭缝和所述第二子栅极线狭缝间隔设置，且所述第二虚拟沟道孔位于所述第一子栅极线狭缝和所述第二子栅极线狭缝之间；在所述栅极线狭缝中形成第二牺牲层；至少去除所述第一牺牲层和所述第二牺牲层。

可选地，形成基底结构，包括：提供所述衬底结构，并在所述衬底结构的表面形成所述本体结构；形成贯穿所述本体结构的多个所述沟道孔、多个所述第一虚拟沟道孔和所述第二虚拟沟道孔，所述第二虚拟沟道孔位于预定区域，所述预定区域为所述堆叠结构中同时位于核心区和所述台阶区域中，且包括所述核心区和所述台阶区域的交界的区域，所述核心区为除所述台阶区域以外的所述堆叠结构；形成贯穿所述堆叠结构以及并位于部分所述衬底结构中的所述栅极线狭缝。

可选地，形成贯穿所述本体结构的所述第二虚拟沟道孔，包括以下至少之一：形成贯穿所述本体结构的第一类型的所述第二虚拟沟道孔，所述第一类型的所述第二虚拟沟道孔的填充结构与所述第一虚拟沟道孔的填充结构相同；形成贯穿所述本体结构的第二类型的所述第二虚拟沟道孔，所述第二类型的所述第二虚拟沟道孔的填充结构与所述第一虚拟沟道孔的填充结构不相同。

可选地，在所述栅极线狭缝中形成第二牺牲层之前，所述方法还包括：形成贯穿部分所述台阶区域的通孔；在所述通孔中形成第一填充结构，以形成接触孔。

可选地，在所述栅极线狭缝中形成第二牺牲层，包括：对所述栅极线狭缝的表面进行预定处理，以在裸露的所述衬底结构的表面形成绝缘层；在所述栅极线狭缝中填充第二牺牲层。

可选地，在所述栅极线狭缝中形成第二牺牲层之后，去除所述第一牺牲层和所述第二牺牲层之前，所述方法还包括：在形成所述第二牺牲层后的所述基底结构的裸露表面上形成绝缘氧化层。

可选地，至少去除所述第一牺牲层和所述第二牺牲层，包括：依次去除所述绝缘氧化层、所述第二牺牲层以及所述第一牺牲层。