[发明专利]半导体器件和包括该半导体器件的数据存储系统

权利要求书

1.一种半导体器件，包括：

堆叠结构，包括多个层间绝缘层和多个栅电极，所述多个层间绝缘层和所述多个栅电极在垂直于衬底的上表面的竖直方向上交替地堆叠；

多个第一分离图案，沿所述竖直方向穿过所述堆叠结构并沿平行于所述衬底的所述上表面的第一方向延伸；

多个沟道结构，在所述第一分离图案之间沿所述竖直方向穿过所述堆叠结构；以及

第二分离图案，在所述多个第一分离图案中的一对第一分离图案之间沿所述第一方向延伸，并且沿所述竖直方向穿过所述多个栅电极中的包括最上面的栅电极在内的至少一个上栅电极，

其中，所述多个沟道结构包括与所述第二分离图案间隔开的第一沟道结构和具有接触所述第二分离图案的上部区域的第二沟道结构，

其中，所述第一沟道结构包括第一芯绝缘层、覆盖所述第一芯绝缘层的外侧表面的第一沟道层、以及覆盖所述第一沟道层的外侧表面的第一栅介电层，

其中，所述第二沟道结构包括第二芯绝缘层、覆盖所述第二芯绝缘层的外侧表面的第二沟道层、以及覆盖所述第二沟道层的外侧表面的第二栅介电层，

其中，所述第一栅介电层包括从所述第一沟道层的所述外侧表面向所述多个栅电极依次布置的第一隧穿层、第一数据存储层和第一阻挡层，

其中，所述第二栅介电层包括从所述第二沟道层的所述外侧表面向所述多个栅电极依次布置的第二隧穿层、第二数据存储层和第二阻挡层，

其中，在平行于所述衬底的所述上表面的平面图中，所述第二隧穿层、所述第二数据存储层、所述第二阻挡层和所述第二沟道层中的每一个在所述第二沟道结构的所述上部区域中具有彼此间隔开的端部，以及

其中，在所述平面图中，所述第二沟道层的所述端部在与所述第一方向不同的第二方向上远离所述第二隧穿层、所述第二数据存储层和所述第二阻挡层中的至少一个的所述端部凹陷。

2.根据权利要求1所述的半导体器件，

其中，在所述平面图中，在所述第二沟道结构的所述上部区域中所述第二沟道层的所述端部在所述第二方向上远离所述第二分离图案的外侧表面与所述多个栅电极中最上面的栅电极之间的边界凹陷。

3.根据权利要求1所述的半导体器件，

其中，在所述平面图中，在所述第二沟道结构的所述上部区域中所述第二沟道层的所述端部在所述第二方向上远离所述第二分离图案的外侧表面与所述第二芯绝缘层之间的边界凹陷。

4.根据权利要求1所述的半导体器件，

其中，在所述平面图中，所述第二分离图案包括在所述第二芯绝缘层和所述第二隧穿层的每一个所述端部之间延伸以接触所述第二沟道层的所述端部的突起。

5.根据权利要求1所述的半导体器件，

其中，在所述平面图中，所述第二分离图案被设置为在所述竖直方向上与所述第二沟道结构部分地重叠。

6.根据权利要求1所述的半导体器件，

其中，所述第一沟道结构还包括设置在所述第一芯绝缘层上并且接触所述第一沟道层的第一沟道焊盘，

其中，所述第二沟道结构还包括设置在所述第二芯绝缘层上并且接触所述第二沟道层的第二沟道焊盘，

其中，所述第二沟道焊盘具有在所述竖直方向上沿弦线切割的端部，所述弦线将所述第二沟道焊盘的圆周上的两个点彼此连接，以及

其中，在所述平面图中，所述第二沟道焊盘的所述端部在所述第二方向上远离所述第二栅介电层的端部中的至少一个端部凹陷。

7.根据权利要求1所述的半导体器件，

其中，所述第一沟道结构还包括设置在所述第一芯绝缘层上并且接触所述第一沟道层的第一沟道焊盘，

其中，所述第二沟道结构还包括设置在所述第二芯绝缘层上并且接触所述第二沟道层的第二沟道焊盘，以及

其中，所述半导体器件还包括：

第一接触插塞，设置在所述第一沟道结构上并且与所述第一沟道焊盘连接；

第二接触插塞，设置在所述第二沟道结构上并且与所述第二沟道焊盘连接；以及

多条位线，设置在所述第一接触插塞和所述第二接触插塞上，沿所述第二方向延伸，并且与所述第一接触插塞和所述第二接触插塞电连接。