[发明专利]一种高分辨率变频阻尼振荡信号发生器

说明书

本申请涉及一种高分辨率变频阻尼振荡信号发生器，其特征在于，包括FPGA，14位D/A转换器，MOSFET开关，所述FPGA接收外部传送的阻尼振荡波形数据,以100MHz的转换率通过所述14位D/A转换器把数据转换成模拟波形,再通过滤波、运放处理，通过MOSFET开关输出。本发明在使用低带宽器件(数据转换率100MHz)的前提下，实现了波形上升沿3.49ns的效果。使用了14位的D/A转换器，很好的保证了输出波形低压、低频时波形的精度，使得测试效果一致性更好。且由于本发明使用的器件工作频率相对较低，器件成本相对也很低，而且该工作频率可以使用双面板，不像高速器件那样要使用多层板，使开发难度大幅降低，加工工艺简单、易实现。

技术领域

本申请属于汽车电子领域系统内部传导抗扰度测试技术领域，尤其是涉及一种高分辨率变频阻尼振荡信号发生器。

背景技术

新能源汽车动力使用的电驱动系统通常包含高功率、高频开关器件、感性负载等，电流在极短时间内的跳动以及大功率半导体开关的快速移动会发出强烈的辐射以及电磁干扰。所以与传统车载电子设备相比，新能源汽车的电子设备的EMC测试需要增加更多的射频传导/辐射骚扰的测试。

变频阻尼振荡脉冲作为一种典型的波形被众多车厂列为测试项目，变频阻尼振荡脉冲发生器包含信号发生器和射频功放，对于变频阻尼振荡脉冲信号发生器，吉利标准CEVT8888790454-1中4.1.3辐射骚扰给出了变频阻尼振荡脉冲的波形公式：

其中，p₁为峰值电流幅度，p₂为时间常数，为初始上升沿时间，p₃为初始频率，p₄为幅度衰减常数，p₅为频率衰减常数，为幅度阻尼因数，为频率阻尼因数。

从公式可以看出，阻尼振荡波的幅度和频率都是在周期内持续变化的。取p₁＝0.4A，p₂＝6.28*10^8，p₃＝3MHz，p₄＝40，p₅＝60，变频阻尼振荡脉冲的前沿：

Tr＝ln(9)/p2＝2.19/(6.28*10^8)＝3.49ns，

阻尼振荡波的初始频率p₃为3MHz，可是波形的前沿却只有3.49ns，这两个参数的带宽相差很大。现有的技术是用高速的CPLD加上高速D/A转换器实现，为了满足波形上升沿3.49ns的要求，D/A转换器的转换速率至少要达到1GHz，这也就要求CPLD的数据端口也要工作在1GHz以上。如此高带宽的器件需求会带来两个问题：

(1)转换速率在1GHz以上的D/A转换器，大部分都是8位的，极少数是10位的。10位数据的分辨率也只有1024，分辨率低会造成阻尼振荡波低频部分(低频分量电压幅度也低)畸变，这会给测试结果带来不确定性。

(2)高速器件不容易购买，且开发工具比较复杂；PCB需要用多层板，布线工艺和加工工艺要求很高，开发难度大，成本高。

发明内容

为解决现有技术中的不足，本申请设计了一种高分辨率、低成本、容易加工的变频阻尼振荡波信号发生器。

本发明解决上述技术问题所采用的技术方案是：

一种高分辨率变频阻尼振荡信号发生器，包括FPGA，14位D/A转换器，MOSFET开关，所述FPGA接收外部传送的阻尼振荡波形数据，以100MHz的转换率通过所述14位D/A转换器把数据转换成模拟波形，再通过滤波、运放处理，通过MOSFET开关输出。

优选地，本发明的高分辨率变频阻尼振荡信号发生器，外部传送的阻尼振荡波形数据进入FPGA前，需要进行数据提取，数据提取方法如下：

根据公式：