[发明专利]基于形式化验证的芯片IO复用验证方法

说明书

本发明公开了一种基于形式化验证的芯片IO复用验证方法，包括如下步骤：S1、根据芯片规定定义，提炼芯片IO复用关系文件；S2、根据芯片IO复用关系文件，自动形成IO描述文件；S3、开启形式验证，同时导入芯片文件和IO描述文件到验证工具；S4、启动形式化验证，输出验证结果；S5、分析结果，判断是否为设计BUG。优点，本发明验证方法，相比传统的Uvm验证,基于形式化验证的IO复用验证技术使用简单，步骤简洁，大幅降低了工作量；该方法无需芯片系统级仿真运行，因而运行时间短，大幅提升了验证效率。

技术领域

本发明涉及一种基于形式化验证的芯片IO复用验证方法。

背景技术

验证是现代化芯片研制中非常重要、不可或缺的环节，其使命是确保设计功能符合设计预期，没有故障。通常在一个芯片研制项目中，芯片验证所耗费的时间和人力资源可占到70%。

主流的传统验证方法主要是以UVM(Universal Verification Methodology)和SystemVerilog为代表的验证方法学，通常采用随机约束+定向激励相结合的方式，在电路仿真中自动产生激励，驱动电路运行，完成验证功能。

目前形式化验证目前越来越受到关注，其主要思想是基于对芯片设计抽象出的数学表述和模型，根据设计规约对设计功能进行属性描述，并自动进行数学分析和证明。

而传统验证方法的缺点是1、UVM验证仿真时间长；2、工作量大，完备性难以保证。由于UVM验证需要驱动芯片仿真运行，而现代芯片规模急剧扩增，目前大型的服务器级CPU芯片已可达百亿门规模，在一定的仿真计算资源条件下，随着芯片规模的提升，其系统级仿真运行的时间大幅提升。由于UVM传统方式验证，需要对每一个功能项搭建验证场景，提供验证激励，分析输出结果并判断是否符合预期，现在芯片规模急剧提升，集成度越来越高，内部部件之间的相互联系越发复杂化，所需验证的功能项也出现了爆发性增长，所需的人力成本极高，且很容易出现场景上、激励上或者结果分析上的缺失导致功能验证完备性不够。

对于大规模复杂芯片，往往存在IO管脚上的多功能复用，可通过寄存器的不同配置，灵活的使IO管脚实现不同的接口功能。对于该复用技术的验证，如果采用传统的UVM验证方法，则需要搭建验证环境，针对每个管脚的每个功能，进行相关配置，提供IO管脚上或者芯片内部的不同激励，在芯片内部或者IO管脚进行观测，对结果进行判断，首先大规模芯片运行时间较长，SoC芯片仅仅CPU核的boot启动就有相当长的时间消耗，其次工作量极大，对于典型的mcu芯片，如果有40个管脚，平均每个管脚有5个功能复用，则该验证过程需要编写200次。

发明内容

本发明提出一种基于形式化验证的芯片IO复用验证方法，可大幅提升该类验证的效率。该形式化验证方法无需芯片的仿真运行，只需编译后，调用形式化验证工具（常见的如VC Formal或者Japer Gold），并结合提供的IO复用的关系表格，即可进行自动化的分析和验证，最终输出结果，首先能大幅提供工作效率，降低人力成本和时间成本消耗，其次将测试的完备型来源浓缩到根据芯片spec，编写IO复用关系文件上，降低了出现完备性下降的风险。

采取的技术方案如下：

一种基于形式化验证的芯片IO复用验证方法，包括如下步骤：

S1、根据芯片规定定义，提炼芯片IO复用关系文件；

S2、根据芯片IO复用关系文件，自动形成IO描述文件；

S3、开启形式验证，同时导入芯片文件和IO描述文件到验证工具；

S4、启动形式化验证，输出验证结果；

S5、分析结果，判断是否为设计BUG。

对本发明技术方案的优选，S1中，根据芯片设计文档，撰写一份芯片IO复用关系文件，芯片IO复用关系文件包括类型和信号名，类型为输入项input、输出型output或输入输出兼备inout；信号名包括功能复用项的信号名和每项复用后的信号名。