[发明专利]一种数模混合存算一体化设备

说明书

本发明提供一种数模混合存算一体化设备，包括：包括存储访存接口、模拟存内计算阵列、数字存内计算阵列和计算结果合成单元；其中：所述存储访存接口分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；所述计算结果合成单元分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；用于分别接收模拟存内计算阵列的第一计算结果和数字存内计算阵列的第二计算结果，并融合所述第一计算结果和所述第二计算结果，得到融合计算结果。本发明实施例提供的数模混合存算一体化设备，能够提高数据计算效率。

技术领域

本发明涉及数据处理技术领域，具体涉及一种数模混合存算一体化设备。

背景技术

近年来，为了解决器件尺寸微缩挑战与冯诺依曼计算架构瓶颈，存内计算(或者也可称为存算一体、内存计算等)技术得到人们的广泛关注，其基本思想是存储与计算融合在同一个芯片，从而直接利用存储器进行计算，减少存储器与处理器之间的数据传输，降低功耗的同时提高性能。

存算一体计算技术目前被认为是后摩尔时代解决大数据实时智能处理的高效硬件方案之一，也是目前深度学习神经网络高效实施方案之一。对于深度学习神经网络应用，其最频繁的运算是乘积累加运算(Multiply Accumulate,简称MAC)，通过存内计算的方式可以高效的实现MAC运算，从而在大幅度提高性能的同时降低功耗。现有技术方案主要分为模拟存算一体和数字存算一体，分别独立进行存算一体，从而使得数据计算效率不够高效。

发明内容

针对现有技术中的问题，本发明实施例提供一种数模混合存算一体化设备，能够至少部分地解决现有技术中存在的问题。

一方面，本发明提出一种数模混合存算一体化设备，包括存储访存接口、模拟存内计算阵列、数字存内计算阵列和计算结果合成单元；其中：

所述存储访存接口分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；

用于接收输入的权值数据，并对所述权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据；

所述模拟存内计算阵列用于接收数字输入信号和所述低比特位组数据，对所述数字输入信号和所述低比特位组数据进行数据处理，得到第一计算结果；

所述数字存内计算阵列用于接收数字输入信号和所述高比特位组数据，对所述数字输入信号和所述高比特位组数据进行数据处理，得到第二计算结果；

所述计算结果合成单元分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；

用于分别接收所述第一计算结果和所述第二计算结果，并融合所述第一计算结果和所述第二计算结果，得到融合计算结果。

其中，所述模拟存内计算阵列具体用于：

接收数字输入信号和所述低比特位组数据，将所述数字输入信号转换为模拟输入信号，对所述模拟输入信号和所述低比特位组数据进行模拟计算，对模拟计算结果进行数字转换，得到第一计算结果。

其中，所述模拟存内计算阵列内置有数模信号转换器和模数信号转换器；

相应的，通过所述数模信号转换器将所述数字输入信号转换为模拟输入信号，以及通过所述模数信号转换器对模拟计算结果进行数字转换，得到第一计算结果。

其中，所述数字存内计算阵列内置有数字累加器；

相应的，通过所述数字累加器对所述数字输入信号和所述高比特位组数据进行数字计算，得到第二计算结果。

其中，所述数模混合存算一体化设备还包括存算一体数据接口；

所述存算一体数据接口与所述计算结果合成单元相连接，用于将融合计算结果发送至数据接收方。

其中，所述数模混合存算一体化设备还包括控制电路；