[发明专利]一种基于残量累加电荷的逐次逼近型数模转换器

权利要求书

1.一种基于残量累加电荷的逐次逼近型数模转换器，其特征在于，包括：

逐次逼近式模拟数字转换SAR-ADC电路，用于将第t次输入模拟量V_in(t)和第t-1次对应的残量电压V_x(t-1)加载至电容阵列上，以使SAR逻辑模块将第t次被识别模拟量V_D(t)模数转化得到N位的D_(t)，第t次对应的残量电压为V_x(t)＝V_in(t)+V_x(t-1)-V_D(t)，V_in(t)＝V_in(t+1)，V_x(0)＝0；t∈[1，M]；

开关电容电路，与所述电容阵列的下极板一侧连接，用于将第t+1次输入模拟量V_in(t+1)和第t次对应的残量电压V_x(t)进行叠加，得到叠加模拟量{V_in(t+1)+V_x(t)}；

缓冲驱动电路，与所述开关电容电路和所述电容阵列的上极板一侧连接，用于将所述叠加模拟量{V_in(t+1)+V_x(t)}电压跟随传输给所述SAR-ADC电路以将所述叠加模拟量{V_in(t+1)+V_x(t)}对应的被识别模拟量V_D(t+1)转化为N位的数字码D_(t+1)；

平均电路，与所述SAR-ADC电路连接，用于将所述SAR-ADC电路连续输出的M个数字码{D_(t)，D_(t+1)，...，D_(t+M-1)}进行平均得到N+M^1/2位的目标数字码，所述目标数字码的精度从N提高到N+M^1/2位。

2.如权利要求1所述的基于残量累加电荷的逐次逼近型数模转换器，其特征在于，所述开关电容电路，包括：

第一电容C1，用于采样第t+1次输入模拟量V_in(t+1)对应的电荷量；

第二电容C2，用于采样第t次对应的残量电压V_x(t)对应的电荷量；

运算放大器；与所述第一电容和所述第二电容连接，用于将第t+1次输入模拟量V_in(t)和第t次对应的残量电压V_x(t)进行叠加；

第三电容C3，加载在所述运算放大器的负输入端和输出端上，用于保持所述叠加模拟量{V_in(t+1)+V_x(t)}对应的电荷量，以使所述运算放大器的输出端将所述叠加模拟量{V_in(t+1)+V_x(t)}通过所述缓冲驱动电路送入所述SAR-ADC电路进行模数转化。

3.如权利要求2所述的基于残量累加电荷的逐次逼近型数模转换器，其特征在于，所述缓冲驱动电路为buffer电路，用于将所述叠加模拟量{V_in(t+1)+V_x(t)}传输给所述SAR-ADC电路，以提升所述开关电容电路的驱动能力。