[发明专利]一种适用于SPAD面阵阵列的事件驱动型读出架构

权利要求书

1.一种适用于SPAD面阵阵列的事件驱动型读出架构，其特征在于，包括SPAD探测器阵列、地址数据产生电路、事件标识电路以及数据读出电路；所述SPAD探测器阵列用于探测光子并产生时间数据，一帧时间数据中包括记录光子飞行时间的有效数据和未被光子触发产生的无效数据；所述地址数据产生电路用于对一帧中每个像素的时间数据进行寻址产生地址选择信号，并且记录当前地址信息产生地址数据；所述事件标识电路产生事件标识位，用于判断当前像素在一个探测周期内是否探测到光子，并为数据读出电路提供是否读取当前时间数据的判断依据；所述数据读出电路依据事件标识位判断结果，对当前时间数据进行舍弃或者读出，且读出过程中将地址数据与时间数据组合输出。

2.根据权利要求1所述的一种适用于SPAD面阵阵列的事件驱动型读出架构，其特征在于，所述事件标识电路采用D触发器，D触发器的数据输入端接高电平，触发输入端接SPAD探测器阵列的脉冲输出端，复位端接复位信号，输出端输出事件标识位；所述事件标识位由SPAD探测器阵列的脉冲输出端信号决定，当SPAD探测器阵列探测到光子时，其脉冲输出端输出脉冲信号，控制所述D触发器输出事件标识位为“1”；当SPAD探测器阵列未探测到光子时，其脉冲输出端无脉冲信号输出，所述D触发器输出事件标识位为“0”。

3.根据权利要求1所述的一种适用于SPAD面阵阵列的事件驱动型读出架构，其特征在于，所述事件标识电路包括电容、电阻与MOS管，电容一端接电阻到地，另一端同时串联第一MOS管的源漏到电源、串联第二MOS管的源漏到地，作为事件标识位输出，第一MOS管的栅极接SPAD探测器阵列的脉冲输出端，第二MOS管的栅极接复位信号；复位信号持续一段时间高电平，开启第二MOS管，将事件标识位置为“0”，当SPAD探测器阵列未探测到光子数，其脉冲输出端无脉冲信号输出，事件标识位始终为“0”；当SPAD探测器阵列探测到光子时，其脉冲输出端输出脉冲信号，开启第一MOS管，将电容充电至高电平，事件标识位为“1”。

4.根据权利要求1所述的一种适用于SPAD面阵阵列的事件驱动型读出架构，其特征在于，所述事件标识电路采用第一FPGA芯片，所述第一FPGA芯片用于比较SPAD探测器阵列单元中的时间数据与设定的阈值数据，判断当前时间数据是否为有效时间数据，若为有效时间数据输出事件标识位“1”，反之输出事件标识位“0”。

5.根据权利要求1至4之一所述的一种适用于SPAD面阵阵列的事件驱动型读出架构，其特征在于，所述地址数据产生电路包括移位寄存器和计数器，其中，地址脉冲信号驱动移位寄存器作移位操作，产生地址选择信号，计数器记录地址脉冲信号个数，产生地址数据。

6.根据权利要求1至4之一所述的一种适用于SPAD面阵阵列的事件驱动型读出架构，其特征在于，所述地址数据产生电路采用地址译码电路，所述地址译码电路产生地址选择信号，同时记录产生地址数据。

7.根据权利要求1至4之一所述的一种适用于SPAD面阵阵列的事件驱动型读出架构，其特征在于，所述地址数据产生电路采用第二FPGA芯片，所述第二FPGA芯片产生地址选择信号和地址数据。