[发明专利]芯片总线延时调整方法、电子设备和介质

权利要求书

1.一种芯片总线延时调整方法，其特征在于，

所述芯片包括多组发起端和接收端，每一组发起端和接收端之间通过至少一个总线互联；所述方法包括：

步骤S1、获取第i组发起端Se_i和接收端Re_i之间的需要进行延时调整的总线信息{Bundle₁ⁱ，Bundle₂ⁱ，…Bundle_Niⁱ}，Bundle_nⁱ为Se_i和Re_i之间的第n个需要进行延时调整的总线，n的取值范围为1到Ni，Ni为Se_i和Re_i之间需要进行延时调整的总线数量，i的取值范围为1到M，M为发起端和接收端的总组数；

步骤S2、在Se_i插入Pi组延时信息，延时信息包括总线类型标识、延时级数、时钟域标识，每一总线类型标识对应一种延时模块类型和一种延时单元类型，Pi为Se_i和Re_i之间的总线类型数量，Pi小于等于Ni；

步骤S3、基于Bundle_nⁱ对应的总线类型标识确定对应的延时级数、时钟域标识、延时模块类型、延时单元类型，并生成对应类型的延时模块WR_n，所述延时级数根据Bundle_nⁱ对应的目标物理距离确定；

步骤S4、将WR_n插入Bundle_nⁱ建立WR_n与Se_i和Re_i之间的互联，基于WR_n与Se_i和Re_i之间的互联，以及对应的延时级数、时钟域标识生成Bundle_nⁱ对应的延时配置文件信息；所述延时级数为WR_n中对应延时单元的数量；所述时钟域标识用于确定WR_n所连接的时钟信号；每一类型的延时单元配置有对应的RTL代码；

步骤S5、解析所述延时配置文件信息，自动生成Bundle_nⁱ对应的WR_n的RTL代码。

2.根据权利要求1所述的方法，其特征在于，

所述步骤S4中，基于WR_n与Se_i和Re_i之间的互联，以及对应的延时级数、时钟域标识生成Bundle_nⁱ对应的延时配置文件信息，包括：

步骤S41、基于WR_n与Se_i和Re_i之间的互联确定是否存在自定义延时级数和自定义时钟域标识：

若存在自定义延时级数，则将Bundle_nⁱ对应的延时配置文件信息中的延时级数设置为自定义延时级数，否则，设置为延时信息中的延时级数；

若存在自定义时钟域标识，则将Bundle_nⁱ对应的延时配置文件信息中的时钟域标识设置为自定义时钟域标识，否则，设置为延时信息中的时钟域标识。

3.根据权利要求2所述的方法，其特征在于，

所述延时信息中的延时级数为默认延时级数数值或默认预设延时级数范围。