[发明专利]半导体器件以及包括该半导体器件的电子系统

说明书

本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括：包括外围电路的下部水平层；和提供在下部水平层上的上部水平层，该上部水平层包括垂直地延伸的存储单元串，其中下部水平层包括：第一基板；器件隔离层，限定第一基板的第一有源区；以及第一栅极结构，包括依次堆叠在第一有源区上的第一栅极绝缘图案、第一导电图案、第一金属图案和第一覆盖图案，其中第一导电图案包括掺杂的半导体材料，器件隔离层覆盖第一导电图案的第一侧表面，并且第一金属图案包括在第一导电图案上的第一主体部分。

技术领域

本公开涉及三维半导体存储器件以及包括该三维半导体存储器件的电子系统。

背景技术

作为电子系统的一部分，需要能够存储大量数据的半导体器件。因此，正在进行研究以增大半导体器件的数据存储容量。例如，正提出具有三维排列的存储单元而不是二维排列的存储单元的半导体器件。

发明内容

本发明构思的至少一个示例实施方式提供一种具有改进的电特性和可靠性特性的三维半导体存储器件。

本发明构思的至少一个示例实施方式提供一种制造具有改进的电特性和可靠性特性的三维半导体存储器件的方法。

根据至少一些示例实施方式，一种半导体器件包括：包括外围电路的下部水平层；和提供在下部水平层上的上部水平层，该上部水平层包括垂直地延伸的存储单元串，其中下部水平层包括：第一基板；器件隔离层，限定第一基板的第一有源区；以及第一栅极结构，包括依次堆叠在第一有源区上的第一栅极绝缘图案、第一导电图案、第一金属图案和第一覆盖图案，其中第一导电图案包括掺杂的半导体材料，其中器件隔离层覆盖第一导电图案的第一侧表面，其中第一金属图案包括：在第一导电图案上的第一主体部分；以及在覆盖第一侧表面的器件隔离层上的第一侧部分，以及其中第一侧部分与第一导电图案的第一侧表面间隔开而使器件隔离层插置在第一侧部分与第一导电图案的第一侧表面之间。

根据至少一些示例实施方式，一种半导体器件包括：包括外围电路的下部水平层；和提供在下部水平层上的上部水平层，上部水平层包括三维NAND闪存单元结构，其中下部水平层包括：包括有源区的基板；在有源区上的栅极绝缘图案；在栅极绝缘图案上的半导体图案；在半导体图案上的金属图案；以及器件隔离层，覆盖半导体图案的第一侧表面、栅极绝缘图案的第二侧表面和有源区的第三侧表面，并使第一侧表面至第三侧表面彼此对准，其中器件隔离层的顶表面的最高点的水平等于或高于半导体图案的顶表面的水平，以及其中金属图案包括提供在器件隔离层上并与器件隔离层垂直地重叠的侧部分。

根据至少一些示例实施方式，一种电子系统包括：半导体器件，包括电连接到外围电路的输入/输出焊盘；和控制器，通过输入/输出焊盘电连接到半导体器件并配置为控制该半导体器件，其中该半导体器件包括：包括外围电路的下部水平层；以及提供在下部水平层上的上部水平层，该上部水平层包括三维NAND闪存单元结构，其中下部水平层包括：基板；器件隔离层，限定基板的第一有源区和第二有源区；分别提供在第一有源区和第二有源区上的第一外围晶体管和第二外围晶体管；以及提供在第一外围晶体管和第二外围晶体管上并电连接到第一外围晶体管和第二外围晶体管的互连线，其中第一外围晶体管包括依次堆叠在第一有源区上的第一栅极绝缘图案、第一半导体图案和第一金属图案，其中第二外围晶体管包括依次堆叠在第二有源区上的第二栅极绝缘图案、第二半导体图案和第二金属图案，其中第二栅极绝缘图案的厚度大于第一栅极绝缘图案的厚度，其中第一金属图案与器件隔离层间隔开，其中第二金属图案包括与器件隔离层的顶表面接触的侧部分，以及其中该侧部分与第二半导体图案间隔开而使器件隔离层插置在该侧部分与第二半导体图案之间。