[发明专利]一种像素电路、阵列基板及显示装置

权利要求书

1.一种像素电路，其特征在于，包括：

数据写入模块，所述数据写入模块与显示模块电连接，用于在数据写入阶段响应第一扫描信号，将数据信号写入所述显示模块；其中，所述显示模块包括：像素电极、色彩粒子和接地电极；

存储模块，所述存储模块与所述像素电极电连接，用于在保持阶段保持所述像素电极的电位；

放电模块，所述放电模块连接于所述像素电极和接地端之间，用于在放电阶段响应第二扫描信号，对所述存储模块进行放电。

2.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块包括第一薄膜晶体管，所述放电模块包括第二薄膜晶体管；

所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的源极电连接，所述第二薄膜晶体管的漏极与所述接地端电连接。

3.根据权利要求2所述的像素电路，其特征在于，所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极电连接；

所述第一薄膜晶体管为PMOS晶体管，所述第二薄膜晶体管为NMOS晶体管；

或者，所述第一薄膜晶体管为NMOS晶体管，所述第二薄膜晶体管为PMOS晶体管。

4.根据权利要求1所述的像素电路，其特征在于，所述存储模块包括至少一个存储电容；各所述存储电容并联连接，且连接于所述像素电极和所述接地端之间。

5.一种阵列基板，其特征在于，包括多条第一扫描线、多条第二扫描线、多条数据线以及多个像素单元；其中，所述第一扫描线用于传输第一扫描信号，所述第二扫描线用于传输第二扫描信号，所述数据线用于传输数据信号；所述像素单元包括像素电极和如权利要求1-4中任一项所述的像素电路。

6.根据权利要求5所述的阵列基板，其特征在于，数据写入模块包括第一薄膜晶体管，放电模块包括第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管的沟道类型不同；

所述第一扫描线和所述第二扫描线复用，所述第一扫描线、所述第二扫描线以及所述数据线交叉形成所述像素单元。

7.根据权利要求6所述的阵列基板，其特征在于，所述第一扫描线、所述第二扫描线、所述数据线和所述像素电极包围所述第一薄膜晶体管和所述第二薄膜晶体管。

8.根据权利要求6所述的阵列基板，其特征在于，所述像素电极的至少部分区域位于所述第一薄膜晶体管和所述第二薄膜晶体管之间。

9.根据权利要求6所述的阵列基板，其特征在于，包括：

衬底；

栅电极层，所述栅电极层设置于所述衬底上；所述栅电极层包括所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极和所述存储模块的一个电极；

第一绝缘层，所述第一绝缘层覆盖所述栅电极层；

半导体材料层，所述半导体材料层设置于所述第一绝缘层上；所述半导体材料层包括所述第一薄膜晶体管的半导体层和所述第二薄膜晶体管的半导体层；

源漏电极层，所述源漏电极层嵌入所述第一绝缘层中，并与所述半导体材料层连接；

第二绝缘层，所述第二绝缘层覆盖所述半导体材料层和所述源漏电极层；

平坦化层，所述平坦化层设置于所述第二绝缘层上；

像素电极层，所述像素电极层与所述源漏电极层之间存在过孔，所述过孔用于将所述像素电极层与所述源漏电极层连通。

10.根据权利要求9所述的阵列基板，其特征在于，所述半导体材料层包括P型半导体材料和N型半导体材料。

11.一种显示装置，其特征在于，包括如权利要求5-10任一项所述的阵列基板。