[发明专利]半导体装置

说明书

静态随机存取存储器(SRAM)单元的读取端口包括读取端口传输闸(R_PG)晶体管和读取端口下拉(R_PD)晶体管。SRAM单元的写入端口包括至少一写入端口传输闸(W_PG)晶体管、写入端口下拉(W_PD)晶体管和写入端口上拉(W_PU)晶体管。R_PG晶体管、R_PD晶体管、W_PG晶体管、W_PD晶体管和W_PU晶体管是全绕式栅极(GAA)晶体管。R_PG晶体管具有第一通道宽度。R_PD晶体管具有第二通道宽度。W_PG晶体管具有第三通道宽度。W_PD晶体管具有第四通道宽度。W_PU晶体管具有第五通道宽度。第一通道宽度和第四通道宽度各自小于第二通道宽度。第三通道宽度大于第五通道宽度。

技术领域

本公开是关于一种半导体装置，特别是具有全绕式栅极(GAA)晶体管的双端口SRAM装置，并且为不同的晶体管使用不同的通道宽度的半导体装置。

背景技术

在深次微米集成电路技术(deep sub-micron integrated circuit technology)中，嵌入式静态随机存取存储器(static random access memory；SRAM)装置已成为高速通信、图像处理和系统单芯片(system-on-chip；SOC)产品的流行存储器单元。微处理器和SOC中的嵌入式SRAM的数量不断增加，以满足每一新技术世代的效能要求。随着硅技术持续从一代到下一代微缩，现有的SRAM装置及/或其制造可能会遇到限制。举例来说，SRAM装置的读取端口和写入端口(或甚至相同读取端口或写入端口内的不同晶体管)可能有不同的考量和要求。然而，现有的SRAM设计没有充分考虑到这些差异。结果，SRAM读取效能及/或写入效能没有得到充分优化。作为另一个示例，SRAM装置传统上被制造为平面装置或鳍式场效晶体管(Fin Field-Effect Transistor；FinFET)装置。随着持续装置微缩制程，平面装置或甚至FinFET装置可能无法满足新一代SRAM装置的需求或弹性要求。

因此，尽管现有的SRAM装置通常已足以满足其预期目的，但它们并非在各个方面都令人满意。

发明内容

本公开提供一种半导体装置。半导体装置包括静态随机存取存储器(SRAM)单元的读取端口的第一晶体管，以及静态随机存取存储器单元的读取端口的第二晶体管。第一晶体管具有第一通道宽度，并且第二晶体管具有第二通道宽度，第二通道宽度不同于第一通道宽度。

本公开提供一种半导体装置。半导体装置包括静态随机存取存储器(SRAM)单元的读取端口，以及静态随机存取存储器单元的写入端口。读取端口包括读取端口传输闸(R_PG)晶体管和读取端口下拉(R_PD)晶体管。写入端口包括至少一写入端口传输闸(W_PG)晶体管、写入端口下拉(W_PD)晶体管和写入端口上拉(W_PU)晶体管。读取端口传输闸晶体管、读取端口下拉晶体管、写入端口传输闸晶体管、写入端口下拉晶体管和写入端口上拉晶体管是全绕式栅极(GAA)晶体管。读取端口传输闸晶体管具有第一通道宽度。读取端口下拉晶体管具有第二通道宽度。写入端口传输闸晶体管具有第三通道宽度。写入端口下拉晶体管具有第四通道宽度。写入端口上拉晶体管具有第五通道宽度。第一通道宽度和第四通道宽度各自小于第二通道宽度。第三通道宽度大于第五通道宽度。

本公开提供一种半导体装置的制造方法。半导体装置的制造方法包括接收静态随机存取存储器(SRAM)单元的布局设计，其中布局设计包括：读取端口传输闸(R_PG)晶体管，读取端口下拉(R_PD)晶体管，写入端口传输闸(W_PG)晶体管，写入端口下拉(W_PD)晶体管，以及写入端口上拉(W_PU)晶体管；以及通过相对于读取端口传输闸晶体管的主动区和相对于写入端口下拉晶体管的主动区加宽读取端口下拉晶体管的主动区来至少部分地修改布局设计。

附图说明

本公开实施例可通过阅读以下的详细说明以及范例并配合相应的图式以更详细地了解。需要注意的是，依照业界的标准操作，各种特征部件并未依照比例绘制。事实上，为了清楚论述，各种特征部件的尺寸可以任意地增加或减少。还要注意的是，所附的图式仅显示了本公开的典型实施例，因此不应认为是对范围的限制，因为本公开可以同样适用于其他实施例。