[发明专利]一种芯片可测性设计的方法

权利要求书

1.一种芯片可测性设计的方法，所述方法基于JTAG的可测性测试/调试系统装置，包括：激励模块，JTAG测试/调试端口，TAP控制器模块单元，指令解析模块单元，指令寄存器模块单元，目标模块输出MUX单元和对应目标模块单元；其特征是，包括如下步骤：

步骤S1：所述的JTAG测试调试端口用于接收激励模块产生的JTAG接口激励信号，和向激励模块发送JTAG TDO信号，TDO输出至激励模块中进行解析后，可用于进行对应目标模块单元的监控、分析、比较；

步骤S2：同时激励模块产生的JTAG接口激励信号，通过基于JTAG标准协议的TAP控制器模块单元的跳转，实现数据(DR)和指令(IR)的输入；

步骤S3：而由TAP控制器模块单元产生的数据(DR)和指令(IR)将会被送至指令解析模块进行解析，指令解析模块中包括的指令寄存器模块；

步骤S4：指令解析模块单元解析生成的命令CMD0、CMD1……CMD n送至各对应目标模块，同时指令解析模块也会将解析结果sel送至目标模块输出MUX单元，用来选择和控制相应的目标模块的输出结果R_SEL，选中的输出结果R_SEL将会被送至TAP控制器模块单元，通过JTAG标准接口信号TDO引脚输出给激励模块进行结果解析。

2.根据权利要求1所述的芯片可测性设计的方法，其特征在于：所述的TAP控制器模块单元完全兼容1149.1标准。

3.根据权利要求1所述的芯片可测性设计的方法，其特征在于：所述的步骤5中送至各对应目标模块的命令CMD，是基于通用总线的请求，或对应目标模块的具体控制信号。

4.根据权利要求3所述的芯片可测性设计的方法，其特征在于：所述的目标模块包含1个或多个，是被调试IP模块，或是芯片、器件。

5.根据权利要求1所述的芯片可测性设计的方法，其特征在于：所述方法当对某一对应目标模块进行调试时，其他模块的JTAG将处于复位状态，其他测试模块将处于无效状态，从外界看只有一个JTAG，由此就可以复用调试程序。

6.根据权利要求1所述的芯片可测性设计的方法，其特征在于：所述方法只使用一个JTAG接口，就可以对同一芯片上的各模块或SiP封装内的各个器件单独进行测试与调试，且不影响其他模块或芯片上JTAG接口的正常使用。

7.根据权利要求1所述的芯片可测性设计的方法，其特征在于：所述方法在测试调试的同时，能够控制对应目标模块的多种测试模式和使能多类型的测试逻辑。

8.根据权利要求1所述的芯片可测性设计的方法，其特征在于：所述方法能够分时复用的对多个对应目标模块进行测试调试，该测试调试接口有三个特点：兼容JTAG标准协议；兼容大部分通用调试软件；允许多个调试工具对各自被调试模块或芯片的TAP控制器进行访问和调试，而不影响在其他模块或芯片进行调试操作。