[发明专利]模乘器、安全芯片、电子设备及加密方法

权利要求书

1.一种模乘器，其特征在于，应用于SM9，包括：

相乘电路，用于对所述SM9中两个算子执行乘积操作，以获得所述两个算子的乘积，其中，所述乘积为二进制数，且其位数为m，所述m为2的整数倍；以及

取模器，与所述相乘电路连接，用于在n个时钟周期内完成对所述乘积执行n次取模操作，从而得到最终模乘结果，其中，每次所述取模操作在一个时钟周期内执行，以得到一次取模结果，所述n为小于m/2的正整数。

2.如权利要求1所述的模乘器，其特征在于，所述乘积被顺序划分成一个第一部分和n-1个第二部分，其中，所述第一部分位于所述n-1个第二部分之前，且所述第一部分的位数等于一个所述第二部分的位数与所述一次取模结果的位数之和；

所述取模器分别对所述第一部分和所述n-1个第二部分进行取模。

3.如权利要求2所述的模乘器，其特征在于，所述取模器分别对所述第一部分和所述n-1个第二部分进行取模，包括：

在所述n个时钟周期中第一个时钟周期内对所述第一部分执行一次取模操作；

在所述n个时钟周期中剩余n-1个时钟周期内，顺序对上一个时钟周期内所得到的取模结果和相邻的所述第二部分的结合执行一次取模操作，从而执行n-1次取模操作。

4.如权利要求3所述的模乘器，其特征在于，所述在所述n个时钟周期中第一个时钟周期内对所述第一部分执行一次取模操作，包括：

在所述第一个时钟周期内，将所述第一部分传输至所述取模器，以自所述取模器获得并寄存第一次取模结果；

在所述n个时钟周期中剩余n-1个时钟周期内，顺序对上一个时钟周期内所得到的取模结果和相邻的所述第二部分的结合执行一次取模操作，包括：

在所述n个时钟周期中剩余的每个时钟周期内，将上一个时钟周期内所得到的取模结果与相邻的所述第二部分拼接并传输至所述取模器，以自所述取模器获得并寄存本次取模结果，其中，最后一次取模结果为所述最终模乘结果。

5.如权利要求1所述的模乘器，其特征在于，所述取模器包括状态机和取模电路，所述取模电路与所述状态机连接，所述状态机包括第一状态和第二状态，其中，

第一状态，用于指示所述取模电路在所述n个时钟周期中第一个时钟周期内对所述第一部分执行一次取模操作；以及

第二状态，用于指示所述取模电路在所述n个时钟周期中剩余n-1个时钟周期内顺序对所述n-1个第二部分执行一次取模操作。

6.如权利要求4所述的模乘器，其特征在于，所述一次取模操作包括级联的x次减法操作，其中每次所述减法操作中减数为所述SM9中的模数，所述x为正整数，且为所述取模器的取模输入的位数与所述一次取模结果的位数的差。

7.如权利要求6所述的模乘器，其特征在于，所述取模输入被顺序拆分成一个第一输入部分和x-1个第二输入部分，其中，所述第一输入部分位于所述x-1个第二输入部分之前，且所述第一输入部分的位数等于一个所述第二输入部分的位数与所述一次取模结果的位数之和；以及

执行所述一次取模操作包括：

将所述第一输入部分作为第一被减数，并对所述第一被减数执行一次减法操作，得到第一个结果；

将前一个结果与相邻的所述第二输入部分拼接，以得到相应的第x被减数，并对所述相应的第x被减数执行一次减法操作，得到相应的第x个结果，其中，最后一个结果为所述一次取模结果。