[发明专利]移位寄存器及其驱动方法、栅极驱动电路

权利要求书

1.一种移位寄存器，其特征在于，包括：输入单元、上拉控制单元、下拉控制单元、输出控制单元和与所述输出控制单元对应的输出复位单元，所述输入单元、所述上拉控制单元、所述下拉控制单元和所述输出控制单元连接于第一节点，所述上拉控制单元、所述下拉控制单元和所述输出复位单元连接于第二节点；

所述输入单元，用于在第一时钟信号线所提供的第一时钟信号的控制下将输入信号端所提供的输入信号输入至所述第一节点；

所述上拉控制单元，用于在所述第一节点的电位的控制下将低电平或高电平信号输入至所述第二节点；

所述下拉控制单元，用于在第二节点的电位的控制下将第二电源端所提供的第二电压输入至所述第一节点；

所述输出控制单元与待输出时钟信号线和信号输出端连接，用于在所述第一节点的电位的控制下将待输出时钟信号线所提供的高电平或者低电平输入至信号输出端，以供所述信号输出端输出扫描信号；

所述输出复位单元与信号输出端连接，用于在所述第二节点的电位的控制下，将第三电源端提供的第三电压输入至所述信号输出端，以对所述信号输出端进行复位；

所述上拉控制单元包括N型晶体管；所述输出控制单元包括P型晶体管。

2.根据权利要求1所述的移位寄存器，其特征在于，所述输出控制单元包括第一输出控制单元和第二输出控制单元；所述输出复位单元包括第一输出复位单元和第二输出复位单元；所述信号输出端包括第一信号输出端和第二信号输出端；

所述第一输出控制单元与第一待输出时钟信号线和第一信号输出端连接，用于在所述第一节点的电位的控制下将第一待输出时钟信号线所提供的高电平或者低电平输入至第一信号输出端，以供所述第一信号输出端输出扫描信号；

所述第二输出控制单元与第二待输出信号线和第二信号输出端连接，用于在所述第一节点的电位的控制下将第二待输出信号线所提供的高电平或者低电平输入至第二信号输出端，以供所述第二信号输出端输出扫描信号；

所述第一输出复位单元与第一信号输出端连接，用于在所述第二节点的电位的控制下，将第三电源端提供的第三电压输入至所述第一信号输出端，以对所述第一信号输出端进行复位；

所述第二输出复位单元与第二信号输出端连接，将第三电源端提供的第三电压输入至所述第二信号输出端，以对所述第二信号输出端进行复位。

3.根据权利要求1所述的移位寄存器，其特征在于，所述输入单元包括：第一晶体管；

所述第一晶体管的控制极与所述第一时钟信号线连接，所述第一晶体管的第一极与输入信号端连接，所述第一晶体管的第二极与所述第一节点连接。

4.根据权利要求1所述的移位寄存器，其特征在于，所述上拉控制单元包括：第二晶体管和第三晶体管；

所述第二晶体管的控制极与所述第一节点连接，所述第二晶体管的第一极配置为向第二节点输入高电平或者低电平，所述第二晶体管的第二极与所述第二节点连接；

所述第三晶体管的截至时长与第一节点的低电平时长在一个周期内相等，所述第三晶体管的第一极与所述第一电源端连接，所述第三晶体管的第二极与所述第二节点连接。

5.根据权利要求4所述的移位寄存器，其特征在于，所述第三晶体管为N型晶体管。

6.根据权利要求1所述的移位寄存器，其特征在于，所述下拉控制单元包括：第四晶体管；

所述第四晶体管的控制极与所述第二节点连接，所述第四晶体管的第一极与第二电源端连接，所述第四晶体管的第二极与所述第一节点连接。

7.根据权利要求1所述的移位寄存器，其特征在于，所述输出控制单元包括：第五晶体管和第一电容；

所述第五晶体管的控制极与所述第一节点连接，所述第五晶体管的第一极对应的待输出时钟信号线连接，所述第五晶体管的第二极与对应的所述信号输出端连接；

所述第一电容的第一端与所述第一节点连接，所述第一电容的第二端与对应的所述信号输出端连接。