[发明专利]视频解码器及其视频解码方法

说明书

一种视频解码器具有多个处理电路，包括第一处理电路和第二处理电路。第一处理电路根据重构相邻样本对当前编码块进行第一解码处理，以及具有本地相邻缓冲器，用于缓存第一解码处理所使用的重构相邻样本。第二处理电路根据从本地相邻缓冲器中获取的重构相邻样本的至少一部分将第二解码处理应用于当前编码块，其中第二解码处理不同于第一解码处理。

技术领域

本发明涉及视频解码器设计，更具体地，涉及具有在不同解码电路(例如帧内预测电路和色度缩放电路)之间共用的硬件的视频解码器以及相关的视频解码方法。

背景技术

多功能视频编解码(Versatile Video Coding，简称VVC)标准(也被称为H.266标准)是最新的视频编解码标准。与之前的高效视频编解码(High Efficiency VideoCoding，简称HEVC)标准(也被称为H.265标准)相比，新VVC标准的主要目标是显著提高压缩能力。同时，VVC包括使其适用于广泛的视频应用的设计功能。与HEVC标准一样，VVC标准包括帧内预测、帧间预测、重构、环路滤波器等。与HEVC标准相比，VVC标准引入了许多新的编解码工具。例如，具有色度缩放的亮度映像(Luma mapping with chroma scaling，简称LMCS)是VVC中引入的一种新工具，它既执行帧间预测模式下亮度预测讯号的亮度映像，又执行逆变换和逆量化后残差的色度缩放。在传统的VVC/H.266视频解码器设计中，帧内预测电路和色度缩放电路都从外部帧级缓冲器(例如片外动态随机存取内存(Dynamic RandomAccess Memory，简称DRAM))中获取所需的相邻样本，以及每个帧内预测电路和色度缩放电路都有自己的计算功能。因此，需要一种创新的VVC/H.266视频解码器设计，在不同的解码电路(例如帧内预测电路和色度缩放电路)之间共用硬件。

发明内容

本发明的一个目的是提供具有在不同的解码电路(例如帧内预测电路和色度缩放电路)之间共用的硬件的视频解码器，以及相关的视频解码方法。

根据本发明的第一方面，一种示例性视频解码器被公开。示范性视频解码器具有多个处理电路，包括第一处理电路和第二处理电路。第一处理电路被布置为根据重构相邻样本将第一解码处理应用于当前编码块。第一处理电路包括本地相邻缓冲器，该本地相邻缓冲器被布置为缓存由第一解码处理使用的重构相邻样本。第二处理电路被布置为根据从本地相邻缓冲器中获取的重构相邻样本的至少一部分将第二解码处理应用于当前编码块，其中第二解码处理不同于第一解码处理。

根据本发明的第二方面，一种示例性视频解码方法被公开。该示例性视频解码方法包括执行多个解码处理，包括：根据重构相邻样本对当前编码块执行第一解码处理，其中第一解码处理从本地相邻缓冲器中获得的重构相邻样本；从本地相邻缓冲器中获取重构相邻样本中的至少一部分，以及根据重构相邻样本中的至少一部分将第二解码处理应用于当前编码块，其中第二解码处理不同于第一解码处理。

在阅读了以下在各种附图和附图中示出的优选实施例的详细描述之后，本发明的这些和其他目的无疑将对于所属技术领域的技术人员将变得显而易见。

在阅读以下具体实施例的描述后，本发明的其他方面和特征对于所属技术领域的技术人员将变得显而易见。

附图说明

图1示出根据本发明实施例的采用硬件共用技术来降低硬件成本的第一视频解码器架构的框图。

图2示出根据本发明实施例的第一视频解码器的图。

图3示出根据本发明实施例的采用硬件共用技术来降低硬件成本的第二视频解码器架构的框图。

图4示出根据本发明实施例的第二视频解码器的示意图。

具体实施方式