[发明专利]一种数据传输配置方法、装置、电子设备和存储介质

说明书

本申请涉及通信技术领域，尤其涉及一种数据传输配置方法、装置、电子设备和存储介质，用以提高数据校验准确性。其中，方法包括：发送待写入的目标写数据和目标写校验数据；接收返回的校验结果，校验结果是接收端基于采样信号对目标写数据和目标写校验数据进行采样校验后获得的，其各第一比特位与目标写校验数据的各第二比特位一一对应；分别通过调整各第二比特位的传输延迟，确定相应的第一比特位由第一目标值变更为第二目标值时，各自对应的延迟参数；基于各第二比特位各自对应的延迟参数，设置待传输写校验数据的传输方式。本申请通过调整写校验数据与采样信号之间的偏移，确保接收端接收到的待传输写校验数据可准确采样，进而提高校验准确性。

技术领域

本申请涉及通信技术领域，尤其涉及一种数据传输配置方法、装置、电子设备和存储介质。

背景技术

高带宽存储器(High Bandwidth Memory，HBM)是一种基于3D堆栈工艺的高性能动态随机存取存储器(Dynamic Random Access Memory，DRAM)，HBM DRAM包含了一组用于支持双向数据总线奇偶校验为(DQ Parity)的校验功能的命令与地址总线奇偶校验(Parityfor command and address，PAR)管脚。在写方向上，接收端HBM DRAM接收到来自发送端HBMHost的写(WRITE，简称WR)指令后，接收来自HBM Host写入的数据和PAR信号，HBM DRAM接收到PAR信号后，用于对写入的数据进行校验。

由于HBM的写PAR管脚最高可以工作在3.6GHz的采样频率下，在这样较高的工作频率下，写Parity校验数据(可简称写校验数据)的传输和数据采样容易受工艺电压温度(Process Voltage Temperature，PVT)的环境变化，以及信号间串扰等的影响，导致写Parity校验数据和采样信号WDQS出现偏移，从而导致写Parity校验数据的采样错误。当写入HBM DRAM的校验数据出现错误时，则进一步导致HBM Host在对写入的数据进行校验过程中出现错误，从而会影响整个HBM子系统的正确执行，严重时甚至会影响整个芯片的正常工作。

因而，如何调整采样信号与写Parity校验数据之间的偏移，提高数据校验的准确性是亟待解决的。

发明内容

本申请实施例提供一种数据传输配置方法、装置、电子设备和存储介质，用以提高数据校验的准确性。

本申请实施例提供的一种数据传输配置方法，包括：

向接收端发送待写入的目标写数据，和用于对所述目标写数据进行校验的目标写校验数据；

接收所述接收端返回的校验结果，所述校验结果是所述接收端基于采样信号对所述目标写数据和所述目标写校验数据进行采样校验后获得的，所述校验结果的各第一比特位与所述目标写校验数据的各第二比特位一一对应；

分别通过调整所述各第二比特位各自的传输延迟，确定所述校验结果中相应的第一比特位由第一目标值变更为第二目标值时，所述各第二比特位各自对应的延迟参数；所述第一目标值为相应第二比特位预期采样正确时的校验结果，所述第二目标值为相应第二比特位预期采样错误时的校验结果；

基于所述目标写校验数据中各第二比特位各自对应的延迟参数，设置待传输写校验数据的传输方式。

本申请实施例提供的一种数据传输配置装置，包括：

第一传输单元，用于向接收端发送待写入的目标写数据，和用于对所述目标写数据进行校验的目标写校验数据；

第二传输单元，用于接收所述接收端返回的校验结果，所述校验结果是所述接收端基于采样信号对所述目标写数据和所述目标写校验数据进行采样校验后获得的，所述校验结果的各第一比特位与所述目标写校验数据的各第二比特位一一对应；