[发明专利]一种柔性存算一体忆阻器及其制备方法

说明书

本发明公开一种柔性存算一体忆阻器及其制备方法。该柔性存算一体忆阻器包括：底电极，其为第一金属织物；铁电功能薄膜叠层，其包括三层以上掺杂铪基高k介质薄膜，包覆在所述底电极上；顶电极，其为第二金属织物，以与所述底电极交叉的方式形成在所述底电极上，通过对两个顶电极施加电压序列脉冲，实现存储数据与逻辑计算双重功能。

技术领域

本发明涉及半导体技术领域，具体涉及一种柔性存算一体忆阻器及其制备方法。

背景技术

传统的冯诺依曼式计算构架中的存储器与计算单元处于物理分离的状态，数据需要频繁地在两者之间传递，限制了信息处理速度，带来了额外的功耗。为了突破这一限制，开发具有IMP、NAND等逻辑门计算功能的存储器件刻不容缓。

柔性电子具有优异的弯曲特性、便携、低成本等特性，在可穿戴设备、可植入电子、软体机器人、人造皮肤等领域具有巨大的应用前景。近年来，织物电子作为柔性电子的重要分支，凭借其在可穿戴智能衣物方面天然的优势，在可穿戴领域获得快速发展。然而，由于织物电子线状结构，稳定可靠的材料体系仍是限制柔性电子织物发展的阻力。

基于原子层沉积技术的HfO₂、ZrO₂、Al₂O₃、TiO₂等high-k氧化物具有高致密性、均一性以及稳定性，非常适合在织物表面生长，用于织物电子的功能层。特别是经过退火处理的HfZrOx、HfAlOx、HfLaOx等掺杂铪基高k材料将具有铁电特性，可用于制备基于极化翻转的铁电忆阻器件。进一步地，利用铁电忆阻器件的电流响应实现逻辑计算功能，将极大地推动织物型铁电存算一体技术的发展。

然而，单层的铪基铁电薄膜通常面临着剩余极化强度较小、矫顽场难以提高等问题，限制了其存储性能的提高。通过对薄膜生长工艺的优化，仅能对薄膜的铁电性能进行有限的提高，并非最为有效的改性方式。通过设计合理的叠层结构可以实现功能层铁电性能的优化与提高，是下一代高性能铁电存算一体器件的发展方向。

发明内容

本发明公开一种柔性存算一体忆阻器，包括：底电极，其为第一金属织物；铁电功能薄膜叠层，其包括三层以上掺杂铪基高k介质薄膜，包覆在所述底电极上；顶电极，其为第二金属织物，形成在包覆有铁电功能薄膜叠层的底电极上，且与之呈交叉结构，通过对两个顶电极施加电压序列脉冲，实现存储数据与逻辑计算双重功能。

本发明的柔性存算一体忆阻器中，优选为，掺杂铪基高k介质薄膜为HfZrOx，HfAlOx，HfLaOx，HfTiOx。

本发明的柔性存算一体忆阻器中，优选为，所述第一金属织物，所述第二金属织物为Pt、Au、Al、Pd。

本发明的柔性存算一体忆阻器中，优选为，所述第一金属织物的直径为50μm～200μm；所述第二金属织物的直径为20μm～100μm。

本发明的柔性存算一体忆阻器中，优选为，各层掺杂铪基高k介质薄膜的厚度为5nm～15nm。

本发明还公开一种柔性存算一体忆阻器制备方法，包括以下步骤：准备第一金属织物作为底电极；在所述底电极上形成铁电功能薄膜叠层，使其包覆所述底电极，所述铁电功能薄膜叠层包括三层以上掺杂铪基高k介质薄膜；在包覆有铁电功能薄膜叠层的所述底电极上形成第二金属织物作为顶电极，使其与所述底电极呈交叉状，通过对两个顶电极施加电压序列脉冲，实现存储数据与逻辑计算双重功能。

本发明的柔性存算一体忆阻器制备方法中，优选为，掺杂铪基高k介质薄膜为HfZrOx，HfAlOx，HfLaOx，HfTiOx。

本发明的柔性存算一体忆阻器制备方法中，优选为，所述第一金属织物，所述第二金属织物为Pt、Au、Al、Pd。

本发明的柔性存算一体忆阻器制备方法中，优选为，所述第一金属织物的直径为50μm～200μm；所述第二金属织物的直径为20μm～100μm。