[发明专利]高精度带隙基准的自举结构及芯片

权利要求书

1.一种高精度带隙基准的自举结构，其特征在于，包括：

自举电压负反馈回路，与输入电源和带隙基准电路分别连接，用于产生低于电源电压的中间电压和增强原边反馈；

带隙基准电路，与所述自举电压负反馈回路和电压测试电路分别连接，用于产生带隙基准电压；

电压测试电路，与所述带隙基准电路和驱动电路分别连接，用于通过测试电阻网络来得到低温漂的带隙基准电压；

驱动电路，与所述电压测试电路和数字逻辑电路分别连接，用于提供强电流驱动；

数字逻辑电路，与所述驱动电路连接，用于控制输出的连接方式。

2.根据权利要求1所述的高精度带隙基准的自举结构，其特征在于，所述自举电压负反馈回路包括第一PMOS管(MP7)、第二PMOS管(MP8)、第一NMOS管(MN11)、第二NMOS管(MN12)、第三NMOS管(MN1)和第一双极PNP管(Q5)、第三PMOS管(MP10)和第四PMOS管(MP9)；其中，所述第四PMOS管(MP9)的漏级和所述第二PMOS管(MP8)的源极连接，所述第二PMOS管(MP8)的漏级和所述第二NMOS管(MN12)的栅极连接，所述第二NMOS管(MN12)的漏级和所述第四PMOS管(MP9)的栅极连接，构成回路。

3.根据权利要求2所述的高精度带隙基准的自举结构，其特征在于，所述中间电压的电压基于所述第一PMOS管(MP7)、所述第一双极PNP管(Q5)和所述第三NMOS管(MN1)的电压确定。

4.根据权利要求3所述的高精度带隙基准的自举结构，其特征在于，所述第三PMOS管(MP10)和所述第四PMOS管(MP9)构成电流镜，所述第四PMOS管(MP9)的电流和支路电流之和相同。

5.根据权利要求4所述的高精度带隙基准的自举结构，其特征在于，所述电流镜镜像出的电流经过第二双极PNP管(Q4)和可变电阻(RQ)输出所述带隙基准电压。

6.根据权利要求1所述的高精度带隙基准的自举结构，其特征在于，所述驱动电路包括第一驱动子电路和第二驱动子电路，所述第一驱动子电路用于提供基准电流驱动，所述第二驱动子电路用于提供强电流驱动。

7.根据权利要求6所述的高精度带隙基准的自举结构，其特征在于，所述第二驱动子电路设置的偏置值高于所述第一驱动子电路设置的偏置值。

8.根据权利要求6所述的高精度带隙基准的自举结构，其特征在于，所述控制输出的连接方式，包括：

在第一使能端为低电平的情况下，控制输出连接到所述第一驱动子电路；或，

在所述第一使能端为高电平的情况下，控制输出连接到所述第二驱动子电路。

9.根据权利要求8所述的高精度带隙基准的自举结构，其特征在于，在控制输出连接到所述第二驱动子电路的情况下，第二使能端通过测试复用器连接到芯片PAD接口。

10.一种芯片，其特征在于，包括权利要求1至9任一项所述的高精度带隙基准的自举结构。