[发明专利]一种适用于晶圆级异质异构芯粒的集成结构和集成方法

说明书

本发明公开了一种适用于晶圆级异质异构芯粒的集成结构和集成方法，包括异质异构芯粒、硅转接板、晶圆基板以及芯粒配置基板，硅转接板上表面具有异构的微凸点用于键合异质异构芯粒，与一组异质异构芯粒键合形成标准集成件，硅转接板下表面具有统一标准化的微焊盘，与晶圆基板上表面的标准集成区域连接，标准及城区通过重布线层和统一标准化的微凸点阵列形成，晶圆基板利用其底部硅通孔与芯粒配置基板连接，芯粒配置基板为有机材料制作，其底部完成大型功率器件以及接插件的集成。本发明解决了因晶圆厂晶圆制备过程中光罩图案无法频繁更换的工艺流程的问题，从而为晶圆级的异质异构芯粒拼装集成提供高效可行的技术保障。

技术领域

本发明涉及集成电路技术领域，尤其是涉及一种适用于晶圆级异质异构芯粒的集成结构和集成方法。

背景技术

随着集成电路产业进入到后摩尔定律时代，先进集成封装逐步成为半导体领域潮流的浪尖。领域中涌现出各式各样SoC（System on Chip系统级芯片）以及SiP（System inpackage系统级封装），通过芯粒Chiplet模式利用芯片到芯片之间die-to-die内部互联技术将多个模块芯片与底层基础芯片封装在一起，构成多功能的异构的SiP芯片模式。在2021年台积电将系统集成进一步扩展到了晶圆上，发布了InFO_SoW（Integrated Fan Out_System on Wafer）晶上系统技术，美国Cerebras以及特斯拉分别利用SoW技术发布了其晶圆级深度学习芯片WSE（Wafer scale engine）以及Tesla Tojo产品用于高性能人工智能计算系统。

不同于Chiplet集成数10个芯粒的规模，SoW系统面向在晶圆上集成50个的芯粒集成规模，以达到超高密度集成、超短信号传输距离、以及超强的系统处理性能。在面向领域专用的SoW系统往往集成的都是同质化芯粒，如Cerebras WSE以及Tesla Tojo均集成了高性能计算单元。这是由于受限于目前大尺寸晶圆（晶圆≥8寸）芯片制造的图形化工艺流程，晶圆厂晶圆制备过程中，光罩图案无法频繁更换，目前国内针对大尺寸晶圆最大的步进式光刻尺寸为25.5×33mm²，这使得晶圆基板制造时会形成25.5×33mm²区域的重复结构单元，难以在晶圆上实现异质异构芯粒的集成。因此，急需一种为晶圆级的异质异构芯粒拼装集成，提供高效可行的技术保障的集成结构及方法。

发明内容

为解决现有技术的不足，本发明在目前标准半导体工艺基础上，实现了晶圆上的异质异构芯粒的集成的目的，提高了晶上系统构建的灵活性，本发明采用如下的技术方案：

一种适用于晶圆级异质异构芯粒的集成结构，包括依次连接的异质异构芯粒、晶圆基板以及芯粒配置基板，一组异质异构芯粒与硅转接板连接，形成的标准集成件，一组标准集成件再与晶圆基板上配合设置的标准集成区域相连。

硅转接板上表面设有异构的转接板微凸点，用于键合异质异构芯粒，下表面设有与晶圆基板标准集成区域相配合的标准化的转接板微焊盘，用于键合晶圆基板，转接板微凸点与转接板微焊盘，在硅转接板内配合连接，通过改变硅转接板上表面的微凸点，可以适应各类异质芯粒集成，从而规范化晶圆制备，形成标准集成件，通过标准化硅转接板下表面的微焊盘，使得设置标准集成区域的晶圆基板能够与配置不同芯粒的各类标准集成件直接集成。

进一步地，所述晶圆基板尺寸≥8寸。由于大尺寸晶圆级晶圆基板的步进式光刻，难以做到表面异质异构，因此通过本发明，能够使面向大尺寸晶圆级的晶圆基板也能够与异质异构芯粒集成。

进一步地，所述晶圆基板上表面设有重复的标准化基板微凸点阵列，用于键合转接板微焊盘，基板微凸点经硅通孔在晶圆基板下表面引出，引出的硅通孔通过植球，与贴合芯粒配置基板。

进一步地，所述的硅转接板中设有多层重布线层，用于连接异质异构芯粒和/或晶圆基板；和/或所述的晶圆基板中设有多层重布线层，用于连接硅转接板和/或芯粒配置基板。

一种适用于晶圆级异质异构芯粒的集成方法，包括如下步骤：