[发明专利]ROMKEY单元的版图结构、芯片版图布局方法及芯片

说明书

本申请涉及集成电路芯片设计领域，提供一种ROMKEY单元的版图结构、芯片版图布局方法及芯片。所述ROMKEY单元的版图结构，包括第一逻辑版图区和第二逻辑版图区，第一逻辑版图区和第二逻辑版图区设置有各自的逻辑输出端，第一逻辑版图区的逻辑输出端和第二逻辑版图区的逻辑输出端的上方均覆盖金属带；第一逻辑版图区的逻辑输出端通过连接孔与金属带连接，以实现第一逻辑功能；或者，第二逻辑版图区的逻辑输出端通过连接孔与金属带连接，以实现第二逻辑功能。本申请结构简单灵活、适配性强，可适用于各类工艺制程领域；在对芯片改版设计时如需更新ROMKEY密钥或ROMCODE，仅修改一层光罩掩模版即可实现不同的逻辑输出。

技术领域

本申请涉及集成电路芯片设计领域，具体地涉及一种ROMKEY单元的版图结构、一种芯片版图布局方法以及一种芯片。

背景技术

安全芯片是指符合国密安全认证，支持国密算法的芯片。安全芯片拥有安全算法、通讯接口以及独立的处理器、存储单元，可独立进行密钥生成、加解密。ROM作为存放安全芯片上电引导程序的存储器，对芯片内的光、温度、毛刺等传感器进行自检，同时对总线、RAM和FLASH等安全部件产生随机密钥，因此ROM的安全性对于安全芯片至关重要。出于安全考虑，会将芯片上电时的引导程序通过ROMKEY（存储器密钥）加密后生成ROMCODE指令码，掩模到ROM内，以防上电丢失。由于产生ROMCODE的ROMKEY，常常成为破译安全芯片的攻击点，因此ROMKEY的设计对整体芯片的安全性至关重要。

ROMKEY通常是通过版图设计以硬件固化的形式实现，其方式是将二进制码（1、0码）通过版图设计连接数字电源或数字地，从而实现逻辑1或逻辑0的密钥。因为ROMKEY在安全芯片的重要性，版图设计上要从灵活性、可编译、能够通过物理验证、防FIB物理攻击和便于修改码点和密钥、节约流片成本等几个方面考虑。

现有技术中，通过将128 Bit二进制码转化为由高到低的16个不同的ROMKEY单元，每个ROMKEY单元按照8位0、1码由高到低由ROMKEY_1和ROMKEY_0和ROMKEY_EDGE（边缘版图区）排列实现，数字后端设计时调用16个ROMKEY单元实现密钥硬件固化。该方法存在以下缺陷：一是ROMKEY_1版图区、ROMKEY_0版图区的底层版图图层PPLUS（P型离子注入区）区域，NWELL（N阱）区域，NPLUS（N型离子注入区）区域不一致，若芯片需要更新密钥和ROMCODE，整个芯片底层掩模板至少需要修改四层掩膜，改版流片的成本高，设计不够灵活；二是需要将16个ROMKEY单元对应的二进制码手动固化成ROMKEY_1和ROMKEY_0，手动固化过程存在设计风险；三是该方案受限于工艺制程。当工艺发展到超深亚米工艺尤其是纳米级，标准单元尺寸按比例缩小，该方案在模块版图很难通过物理验证，因而很难实现。

发明内容

为了解决上述技术缺陷之一，本申请实施例中提供了一种ROMKEY单元的版图结构。

根据本申请实施例的第一个方面，提供了一种ROMKEY单元的版图结构，包括第一逻辑版图区和第二逻辑版图区，第一逻辑版图区和第二逻辑版图区设置有各自的逻辑输出端，第一逻辑版图区的逻辑输出端和第二逻辑版图区的逻辑输出端的上方均覆盖金属带；第一逻辑版图区的逻辑输出端通过连接孔与金属带连接，以实现第一逻辑功能；或者，第二逻辑版图区的逻辑输出端通过连接孔与金属带连接，以实现第二逻辑功能。

进一步地，第一逻辑版图区和第二逻辑版图区均包括：PPLUS区域、NPLUS区域、NWELL区域以及POLY区域；PPLUS区域位于NWELL区域内；POLY区域穿过PPLUS区域和NPLUS区域。

进一步地， PPLUS区域、NPLUS区域、NWELL区域以及POLY区域的高度与版图周围的数字标准单元的高度相同。

进一步地，PPLUS区域包括第一有源区，NPLUS区域包括第二有源区，第一有源区和第二有源区的上方均覆盖有金属层，第一有源区通过多个过孔与其上方的金属层连接，第二有源区通过多个过孔与其上方的金属层连接。