[发明专利]基于SPI总线接收SSI接口编码器数据的系统及传输方法

权利要求书

1.一种基于SPI总线接收SSI接口编码器数据的系统，其特征在于包括SSI接口编码器、数据收发422芯片和STM32微控制器；连接关系为：编码器的Clock+、Clock-分别接在422的T+、T-上，编码器的Data+、Data-接在422的R+、R-上，422上的发送T与STM32的SPI时钟信号SCK相连接；422上的接收R与STM32的SPI主设备输入MISO相连接，微控制器的时钟信号SCK经422芯片送到编码器中，在同步时钟脉冲的驱动下，编码器的角度信息通过MISO一位一位传输到微控制器中，高位数据在前，低位数据在后。

2.根据权利要求1所述的基于SPI总线接收SSI接口编码器数据的系统，其特征在于：所述Clock时钟脉冲T的周期在0.5us-2us，单稳态触发器t1等于T/2，Data数据输出延时t2等于90ns，位置更新间隔时间t3＝2ms-24*T。

3.一种利用权利要求1或2所述基于SPI总线接收SSI接口编码器数据系统的传输方法，其特征在于：PA5、PA6为SPI1复用功能模式，SPI的通信方向为双线全双工，SPI的通信模式设置为主机模式，步骤如下：

步骤1：在空闲阶段不发生数据传输的时候时钟和数据都保持高电位；

步骤2：在第一个脉冲的下降沿触发编码器载入发送数据；

步骤3：在每一个时钟脉冲的上升沿编码器送出数据，数据是以格雷码一位一位进行传输的，数据的高位在前，低位在后；

步骤4：当传送完所有的位数以后，时钟和数据均回到高电平。

4.根据权利要求3所述的方法，其特征在于：所述SPI设置成通信3模式，即时钟极性CPOL为1，时钟相位CPHA为1；SSI的通信时钟频率要求在0.5-2MHZ范围内。

5.根据权利要求3所述的方法，其特征在于：所述SPI设置成通信3模式，即时钟极性CPOL为1，时钟相位CPHA为1。

6.根据权利要求3所述的方法，其特征在于：所述SSI的通信时钟频率要求在0.5-2MHZ范围内。

7.根据权利要求3所述的方法，其特征在于：所述高电平被拉低时，SPI的SCK信号线上开始产生24个占空比为50％、频率为1.3MHZ的时钟脉冲。