[发明专利]多互补式金属氧化物半导体元件整合结构及其制造方法

权利要求书

1.一种多互补式金属氧化物半导体元件整合结构，包含：

一半导体层，形成于一基板上；

多个绝缘区，形成于该半导体层上，用以定义一超高阈值元件区、一高阈值元件区、一中阈值元件区与一低阈值元件区，其中一超高阈值的CMOS元件形成于该超高阈值元件区，且一高阈值的CMOS元件形成于该高阈值元件区，且一中阈值的CMOS元件形成于该中阈值元件区，且一低阈值的CMOS元件形成于该低阈值元件区；

一第一低压P型阱区与一第二低压P型阱区，以同一离子注入工艺步骤分别形成该第一低压P型阱区与该第二低压P型阱区于该超高阈值元件区的一第一NMOS元件中的该半导体层中与该中阈值元件区的一第三NMOS元件中的该半导体层中；

一第一高压P型阱区与一第二高压P型阱区，以同一离子注入工艺步骤分别形成该第一高压P型阱区与该第二高压P型阱区于该高阈值元件区的一第二NMOS元件中的该半导体层中与该低阈值元件区的一第四NMOS元件的该半导体层中；

一第一低压N型阱区与一第二低压N型阱区，以同一离子注入工艺步骤分别形成该第一低压N型阱区与该第二低压N型阱区于该超高阈值元件区的一第一PMOS元件中的该半导体层中与该中阈值元件区的一第三PMOS元件中的该半导体层中；

一第一高压N型阱区与一第二高压N型阱区，以同一离子注入工艺步骤分别形成该第一高压N型阱区与该第二高压N型阱区于该高阈值元件区的一第二PMOS元件中的该半导体层中与该低阈值元件区的一第四PMOS元件的该半导体层中；

一第一栅极，形成于该超高阈值元件区的该第一NMOS元件的该半导体层上，该第一栅极具有一第一P型多晶硅区与两第一子N型多晶硅区分别覆盖于该第一P型多晶硅区两侧；

一第二栅极，形成于该超高阈值元件区的该第一PMOS元件的该半导体层上，该第二栅极具有一第一N型多晶硅区与两第一子P型多晶硅区分别覆盖于该第一N型多晶硅区两侧；

一第三栅极，形成于该高阈值元件区的该第二NMOS元件的该半导体层上，该第三栅极具有一第二P型多晶硅区与两第二子N型多晶硅区分别覆盖于该第二P型多晶硅区两侧；

一第四栅极，形成于该高阈值元件区的该半导体层上，该第四栅极具有一第二N型多晶硅区与两第二子P型多晶硅区分别覆盖于该第二N型多晶硅区两侧；

一第五栅极，形成于该中阈值元件区的该第三NMOS元件的该半导体层上，该第五栅极具有一第三N型多晶硅区；

一第六栅极，形成于该中阈值元件区的该第三PMOS元件的该半导体层上，该第六栅极具有一P型多晶硅区；

一第七栅极，形成于该低阈值元件区的该第四NMOS元件的该半导体层上，该第七栅极具有一第四N型多晶硅区；以及

一第八栅极，形成于该低阈值元件区的该第四PMOS元件的该半导体层上，该第八栅极具有一第四P型多晶硅区；

其中，该第一NMOS元件的阈值电压高于该第二NMOS元件的阈值电压，且该第二NMOS元件的阈值电压高于该第三NMOS元件的阈值电压，且该第三NMOS元件的阈值电压高于该第四NMOS元件的阈值电压；

其中，该第一PMOS元件的阈值电压绝对值高于该第二PMOS元件的阈值电压绝对值，且该第二PMOS元件的阈值电压绝对值高于该第三PMOS元件的阈值电压绝对值，该第三PMOS元件的阈值电压绝对值高于该第四PMOS元件的阈值电压绝对值；

其中，该超高阈值的CMOS元件包括该第一NMOS元件与该第一PMOS元件，且该高阈值的CMOS元件包括该第二NMOS元件与该第二PMOS元件，且该中阈值的CMOS元件包括该第三NMOS元件与该第三PMOS元件，且该低阈值的CMOS元件包括该第四NMOS元件与该第四PMOS元件；

其中该第一低压P型阱区与该第二低压P型阱区的P型杂质掺杂浓度高于该第一高压P型阱区与该第二高压P型阱区的P型杂质掺杂浓度；

其中该第一低压N型阱区与该第二低压N型阱区的N型杂质掺杂浓度高于该第一高压N型阱区与该第二高压N型阱区。