[发明专利]一种数据的读写方法和网络设备

说明书

本说明书提供一种数据的读写方法和网络设备，该方法包括：主设备中包括CPU和第一FPGA，所述第一FPGA受所述CPU指示，利用私有总线HBUS与从设备通信。通过该方法可以提高主\从设备间的通信效率。

技术领域

本公开涉及通信技术领域，尤其涉及一种数据的读写方法和网络设备。

背景技术

DMA：Direct Memory Access直接存储器访问。

CPLD：Complex Programmable Logic Device复杂可编程逻辑器件。

FPGA：Field Programmable Gate Array现场可编程门阵列。

在由主设备(主控制单元)控制多个从设备(例如子卡单元)的系统中，对于从设备的管理，通常方式是主设备CPU的低速接口经主设备CPLD转换为多个从设备的管理接口，与每个从设备的CPLD连接，从而实现控制从设备每个器件。

从设备FPGA加载，通常的方式是CPU从内存中读取从设备FPGA的配置数据，经上述从设备管理接口将数据写到从设备CPLD的寄存器中，CPLD再将数据通过FPGA配置加载接口传给FPGA。

由于CPU低速接口速率较低，在从设备上电初始化过程中，每次都需要CPU从内存中读取配置数据，并且一次只能传输2字节或者4字节数据，对于同时拥有多个从设备，每个从设备FPGA配置文件超过20MB的系统中，这将会占用CPU大量的时间完成加载所有从设备FPGA配置，效率十分低下。而且在多个从设备的管理中，完成一次所有从设备的轮询也将消耗大量的时间。

发明内容

本公开提供了一种数据的读写方法和网络设备，通过该方法可以提高主\从设备间的通信效率。

本公开实施例提供了一种数据的读写方法，该方法应用于主设备中，所述主设备与至少一个从设备连接；

所述主设备中包括CPU和第一FPGA；

所述第一FPGA受所述CPU指示，利用私有总线HBUS与从设备通信。

该方法还包括：利用第一FPGA配置第一寄存器，其中，该第一寄存器对应从设备，用于存储所述从设备的地址信息和/或指令信息。

或者，该方法还包括：利用第一FPGA配置第二寄存器，其中，该第二寄存器对应从设备，用于存储所述从设备的读/写数据。

其中，所述第一FPGA受所述CPU指示，利用私有总线HBUS与从设备通信，包括：

所述第一FPGA接收所述CPU发送的指令；

所述第一FPGA根据所述指令从第一寄存器中获取所述从设备的地址信息，并根据所述地址信息通过私有总线HBUS与从设备通信。

或者，所述第一FPGA受所述CPU指示，利用私有总线HBUS与从设备通信，包括：

所述第一FPGA接收所述CPU发送的指令；

所述第一FPGA根据所述指令通过私有总线HBUS与从设备通信，并将从所述从设备获取的读数据存储于第二寄存器中；又或者，

所述第一FPGA从CPU获取写数据，将所述写数据存储于第二寄存器中，并通过私有总线HBUS将写数据发送给从设备。

本实施例还包括：所述第一FPGA从CPU获取配置数据在内存中的索引信息；

根据所述索引信息通过DMA方式获取配置数据并发送给从设备。

通过上述方法可以看出，主设备可以通过HBUS与从设备通信，提高通信效率。