[发明专利]半导体器件及其制造方法

说明书

本公开涉及半导体器件及其制造方法。包括铁电存储器的半导体器件的可靠性得到提高。铁电存储器的栅极电极形成在半导体衬底上以将铁电膜布置在其间，并且用作外延半导体层的半导体层形成在栅极电极的两侧的半导体衬底上。半导体层形成在半导体衬底的凹部上。铁电存储器的源极区和漏极区中的每个区的至少一部分形成在半导体层中。

相关申请的交叉引用

于2021年9月10日提交的日本专利申请号2021-147909的公开内容(包括说明书、附图和摘要)，通过整体引用并入本文。

技术领域

本发明涉及半导体器件及其制造方法，并且优选地涉及例如包括铁电存储器的半导体器件及其制造方法。

背景技术

作为在低电压下操作的非易失性存储器，例示包括铁电膜的铁电存储器。在铁电存储器中，写入状态和擦除状态根据铁电膜的极化方向来确定。

下面列出了公开的技术。

[专利文献1]日本未审查专利申请公开号2021-2611

[非专利文献1]M.Trentzsch等人的“A 28nm HKMG super low power embeddedNVM technology based on ferroelectric FETs”(2016 IEEE International ElectronDevices Meeting(IEDM))

[非专利文献2]S.Dunkel等人的“A FeFET based super-low-power ultra-fastembedded NVM technology for 22nm FDSOI and beyond”(2017 IEEE InternationalElectron Devices Meeting(IEDM))

日本未审查专利申请公开号2021-2611(专利文献1)描述了与非易失性存储器有关的技术。并且，非专利文献1和非专利文献2描述了与铁电存储器有关的技术。

发明内容

期望提高包括铁电存储器的半导体器件的可靠性。从本说明书的描述和附图中，其他目的和新颖特征将是清楚的。

根据一个实施例，一种包括铁电存储器的半导体器件包括：半导体衬底；形成在半导体衬底上以将铁电膜布置在其间的栅极电极；以及形成在栅极电极的两侧的半导体衬底上的外延半导体层。外延半导体层形成在半导体衬底的凹部上。铁电存储器的源极区和漏极区中的每个区的至少一部分形成在外延半导体层中。

根据一个实施例，一种制造包括铁电存储器的半导体器件的方法包括：形成栅极电极的步骤，该栅极电极形成在半导体衬底上以将铁电膜布置在其间；通过蚀刻半导体衬底来形成凹部的步骤；在半导体衬底的凹部上形成外延半导体层的步骤；以及形成源极区和漏极区的步骤。源极区和漏极区中的每个区的至少一部分形成在外延半导体层中。

根据一个实施例，可以提高半导体器件的可靠性。

附图说明

图1是根据一个实施例的半导体器件的主要部分的平面图；

图2是根据一个实施例的半导体器件的主要部分的截面图；

图3是根据一个实施例的半导体器件的主要部分的截面图；

图4是根据一个实施例的半导体器件的主要部分的截面图；

图5是示出图4的放大部分的局部放大截面图；

图6是根据一个实施例的半导体器件的制造步骤的主要部分的截面图；

图7是与图6相同的半导体器件的制造步骤的主要部分的截面图；