[发明专利]氧化钒薄膜的刻蚀方法以及半导体器件的镀膜方法

说明书

提供一种氧化钒薄膜的刻蚀方法以及半导体器件的镀膜方法。氧化钒薄膜的刻蚀方法包括：提供包括衬底及氮化硅的基底模块，氮化硅设在衬底上；设掩膜；图形化设光刻胶；采用电感耦合等离子刻蚀利用C/F基气体和Ar气体刻蚀露出的掩膜，以形成浅槽，浅槽底面为氧化钒薄膜的顶面，浅槽侧面为斜面；采用电感耦合等离子刻蚀利用Cl基气体和Ar气体去除暴露的氧化钒薄膜、使浅槽的侧面被刻蚀而更倒地倾斜、直到刻蚀进入氮化硅，以形成刻蚀槽，刻蚀槽底壁由氮化硅构成，刻蚀槽侧壁由氧化钒和氮化硅构成，刻蚀槽的侧壁与经过再刻蚀的侧面连续共面，底壁与侧壁的夹角为65°以下；去除光刻胶，以形成器件模块。半导体器件的镀膜方法包括沿器件模块的刻蚀槽镀膜。

技术领域

本公开涉及半导体领域，更具体地涉及一种氧化钒薄膜的刻蚀方法以及半导体器件的镀膜方法。

背景技术

图1是已知的器件模块100'的示意图。器件模块100'包括基底模块1'。基底模块1'从下往上依次包括衬底11'、二氧化硅层14'、氮化硅12'以及氧化钒薄膜13'。器件模块100'的顶部通过刻蚀形成有刻蚀槽5'。刻蚀槽5'的底壁51由氮化硅12'构成，刻蚀槽5'的侧壁52'由氧化钒构成，刻蚀槽5'的底壁51'和侧壁52'之间的夹角θ'为90°左右。

基于这种器件模块100'的后期使用，需要在刻蚀槽5'中设置各种合适的材料。针对这种底壁51'和侧壁52'的夹角θ'为90°左右的情况，设置所需材料在刻蚀槽5'内采用图2所示的填充方式是有利的，但对于镀膜方式(即沉积镀膜方式)的效果较差。

采用镀膜方式时，镀膜会沿底壁51'和侧壁52'进行。对于刻蚀槽5'比较浅的情况，如图3所示，所镀的膜200'在底壁51'上相对在侧壁52'上均匀性差得很多，所镀的膜200'在底壁51'上甚至不会完全覆盖底壁51'，所镀的膜200'在氧化钒薄膜13'的顶面与侧壁52'的拐角处还会出现鼓包。对于刻蚀槽5'比较深的情况，如图4所示，同样地，所镀的膜200'在氧化钒薄膜13'的顶面与侧壁52'的拐角处会出现鼓包，不同的是，无论是在底壁51'还是在侧壁52'上，所镀的膜200'的均匀性变得更差，所镀的膜200'在底壁51'上不会完全覆盖底壁51'的可能性加剧，所镀的膜200'在底壁51'和侧壁52之间的拐角处会出现空洞(即未镀膜200'不连续、拐角未填满)。采用图3和图4所示的镀膜的器件模块100'会严重采用其的半导体器件的良率、半导体器件的性能以及寿命等。

发明内容

鉴于背景技术中存在的问题，本公开的目的在于提供氧化钒薄膜的刻蚀方法以及半导体器件的镀膜方法，其能够提高对氧化钒薄膜刻蚀形成的刻蚀槽镀膜时所镀的膜的均匀性。

由此，在一些实施例中，一种氧化钒薄膜的刻蚀方法包括：步骤一，提供基底模块，基底模块包括衬底以及氮化硅，氮化硅设置在衬底上，氧化钒薄膜直接全部覆盖在氮化硅上；步骤二，设置非金属氮化物的掩膜，以使掩膜覆盖整个氧化钒薄膜；步骤三，图形化设置光刻胶，以使光刻胶露出部分的掩膜；步骤四，第一刻蚀，采用电感耦合等离子刻蚀利用C/F基气体和Ar气体刻蚀图案化的光刻胶露出的掩膜，以形成浅槽，浅槽的顶部开口，浅槽的底面为氧化钒薄膜的顶面，浅槽的侧面为斜面；步骤五，第二刻蚀，采用电感耦合等离子刻蚀利用Cl基气体和Ar气体去除暴露在浅槽内的氧化钒薄膜、同时第二刻蚀使浅槽的侧面被刻蚀而更倒地倾斜、直到刻蚀深度进入与氧化钒薄膜相邻的氮化硅的表面下方，以形成刻蚀槽，刻蚀槽的底壁由氮化硅构成，刻蚀槽的侧壁由氧化钒和氧化钒下方的氮化硅构成，刻蚀槽的侧壁与浅槽的经过第二刻蚀的侧面连续共面，刻蚀槽的底壁与刻蚀槽的侧壁的夹角为65°以下；步骤六，将光刻胶去除，以形成器件模块。

在一些实施例中，在步骤一中，基底模块还包括二氧化硅层，二氧化硅层沿基底模块的堆叠方向直接位于衬底和氮化硅之间。

在一些实施例中，在步骤一中，氧化钒薄膜的厚度为在步骤二中，掩膜的厚度为非金属氮化物为氮化硅。