[发明专利]寄存器访问方法、处理器和电子设备

说明书

本发明涉及芯片技术领域，公开了一种寄存器访问方法、处理器和电子设备。该方法中，通过在处理器的各寄存器中设置清零端口和/或置1端口，在对多个寄存器中的数据进行清零或置1时，可以在预设数量的时钟周期内同时向待清零的寄存器的清零端口发送清零信号或向待置1的寄存器的置1端口发送置1信号，接收到清零信号或置1信号的寄存器可以在相同时钟周期同分别对各自存储的数据进行清零或置1，从而可以使得对多个寄存器进行清零或置1的指令对应的EX流水阶段只占用预设数量个时钟周期，且该预设数量不会随着待清零或置1的寄存器的数量的增加而变化，有利于提高处理器对多个寄存器进行清零或置1操作时的效率，提高处理器执行指令的速度。

技术领域

本发明涉及芯片技术领域，特别涉及一种寄存器访问方法、处理器和电子设备。

背景技术

寄存器是处理器中用于存储数据和指令的存储单元，处理器在执行指令时可以将指令对应的数据存储在寄存器中。在一些场景中，通常需要对多个寄存器进行相同的访问操作，例如将多个寄存器的数据全部设置为零(以下称为清零)或将多个寄存器的数据全部设置为1(以下称为置1)。

为了能批量对寄存器中的数据进行清零或置1，通常通过多数据加载(loadmultiple，LDM)指令来对多个寄存器中的数据进行清零或置1。但使用LDM指令来将多个寄存器中的数据清零或置1，在一个时钟周期或一个流水阶段只能将一个寄存器中的数据设置为0或1，从而对多个寄存器中的数据进行清零或置1操作所占的时钟周期或流水阶段的数量会随清零或置1的寄存器的数量的增加而增加，清零或置1的效率较低。

发明内容

有鉴于此，本申请实施例提供了一种寄存器访问方法、处理器和电子设备。通过将寄存器中设置用于清零或置1的端口来实现在同一时钟周期或流水阶段对多个寄存器中的数据进行清零或置1，有利于提高处理器对多个寄存器进行清零或置1操作时的效率，提高处理器指行指令的速度。

第一方面，本申请实施例提供了一种寄存器访问方法，应用于电子设备，该方法包括：电子设备的处理器接收到对处理器中的多个寄存器进行第一操作的指令，其中，第一操作为将多个寄存器存储的数据设置为0的操作或将多个寄存器中存储的数据设置为1的操作；响应于指令，处理器并行向各寄存器的用于响应第一操作的预设端口发送第一操作对应的操作信号；各寄存器检测到各自的预设端口的操作信号，在相同时钟周期对各自存储的数据执行第一操作。

在本申请实施例中，处理器可以在相同的时钟周期并行向寄存器的预设端口发送操作信号，并且接收到操作信号的寄存器可以在相同时钟周期内对各自存储的数据执行第一操作。如此，处理器对多个寄存器中的数据进行清零或置1操作所占的时钟周期或流水阶段的数量不会随清零或置1的寄存器的数量的增加而增加，有利于提高处理器对多个寄存器进行清零或置1操作时的效率，提高处理器指行指令的速度。

示例性的，预设端口可以是下文中的置1端口或清零端口。

示例性的，操作信号可以是下文中的置1信号或清零信号。

在上述第一方面的一种可能实现中，各寄存器检测到预设端口的操作信号，在相同时钟周期对各自存储的数据执行第一操作，包括：如果第一操作为将寄存器存储的数据设置为0的操作，各寄存器在相同时钟周期将各自存储的数据全部设置为0；如果第一操作为将寄存器存储的数据设置为1的操作，各寄存器在相同时钟周期将各自存储的数据全部设置为1。

在上述第一方面的一种可能实现中，在第一操作为将多个寄存器存储的数据设置为0的操作时，预设端口为第一预设端口；在第一操作为将多个寄存器存储的数据设置为1的操作时，预设端口为第二预设端口。

在本申请实施例中，各寄存器中分别设置了用于响应清零操作的第一预设端口(例如下文中的清零端口)和响应置1操作的第二预设端口(例如下文中的清零端口)。