[发明专利]一种带隙基准结构

权利要求书

1.一种带隙基准结构，其特征在于，包括：

运算放大器电路(1)、基准电路(2)、偏置电路(3)以及启动电路(4)，所述偏置电路(3)与所述基准电路(2)连接，用于为所述基准电路(2)提供偏置电压，并抬高运算放大器的输入电压，所述基准电路(2)与所述运算放大器电路(1)连接，用于产生精准的PTAT电流，并使得所述放大器电路的输入电压满足所述运算放大器电路(1)的最低输入电压阈值要求；

所述基准电路(2)包括第五PMOS管P4、第六PMOS管P5、第七PMOS管P6、第一电阻R0、第二电阻R1、第三电阻R2、第四电阻R3、第一三极管Q0以及第二三极管Q1；所述第五PMOS管P4、所述第六PMOS管P5以及所述第七PMOS管P6的源极均与电源电压VDD连接，所述第五PMOS管P4、所述第六PMOS管P5以及所述第七PMOS管P6的栅极相互连接，并与所述运算放大器电路(1)连接；

所述第五PMOS管P4的漏极与所述第一三极管Q0的发射极以及所述运算放大器电路(1)连接；所述第六PMOS管P5的漏极与所述第一电阻R0的一端以及所述运算放大器电路(1)连接，所述第一电阻R0的另一端连接于所述第二三极管Q1的发射极，所述第二三极管Q1的基极与所述第一三极管Q0的基极连接，所述第二三极管Q1的集电极与所述第一三极管Q0的集电极均与地线GND连接；所述第七PMOS管P6的漏极与所述第四电阻R3的一端以及所述偏置电路(3)连接，所述第四电阻R3的另一端与所述第二三极管Q1的集电极连接；

所述第二电阻R1的一端连接于所述第一三极管Q0的发射极，所述第二电阻的另一端连接于所述第一三极管Q0的基极；所述第三电阻R2的一端与所述第六PMOS管的漏极连接，所述第三电阻R2的另一端与所述第二三极管Q1的基极连接。

2.根据权利要求1所述的一种带隙基准结构，其特征在于，所述运算放大器电路(1)包括运放模块(5)和偏置模块(6)，所述偏置模块(6)与所述运放模块(5)连接，以用于为所述运放模块(5)提供偏置电压。

3.根据权利要求2所述的一种带隙基准结构，其特征在于，所述运放模块(5)包括第一NMOS管N0、第二NMOS管N1、第三NMOS管N2、第一PMOS管P0和第二PMOS管P1，所述第一PMOS管P0与所述第二PMOS管P1的源极分别与电源电压VDD连接，所述第一PMOS管P0的栅极和漏极以及所述第二PMOS管P1的栅极相互连接，所述第一PMOS管P0的漏极与所述第二NMOS管N1的漏极连接，所述第二NMOS管N1的栅极与所述第五PMOS管P4的漏极连接；

所述第二PMOS管P1的漏极与所述第一NMOS管N0的漏极以及所述偏置模块(6)连接，所述第一NMOS管N0的栅极与所述第六PMOS管P5的漏极连接，所述第一NMOS管N0的源极与所述第二NMOS管N1的源极相互连接后与所述第三NMOS管N2的漏极连接，所述第三NMOS管N2的栅极与所述偏置模块(6)连接，所述第三NMOS管N2的源极与地线GND连接。

4.根据权利要求3所述的一种带隙基准结构，其特征在于，所述偏置模块(6)包括第三PMOS管P2、第四NMOS管N3以及第五NMOS管N4，所述第三PMOS管P2的源极与电源电压VDD连接，所述第三PMOS管P2的栅极与所述第二PMOS管P1的漏极以及所述第五PMOS管P4的栅极连接，所述第三PMOS管P2的漏极与所述第五NMOS管N4的漏极连接，所述第五NMOS管N4的源极与所述第四NMOS管N3的漏极连接，所述第四NMOS管N3的栅极与所述第三NMOS管N2的栅极以及所述第五NMOS管N4的漏极连接，所述第四NMOS管N3的源极与地线GND连接。

5.根据权利要求4所述的一种带隙基准结构，其特征在于，所述偏置电路(3)包括电流镜模块(7)、电平移位模块(8)和负反馈模块(9)，所述电流镜模块(7)与所述电平移位模块(8)和所述负反馈模块(9)连接，为所述电平移位模块(8)提供导通电流以及为所述负反馈模块(9)提供输入电平，所述电平移位模块(8)和所述负反馈模块(9)连接，用于稳定所述电平移位模块(8)的输出电平。