[发明专利]一种基于算子的微处理器架构设计方法及系统

说明书

本发明公开了一种基于算子的微处理器架构设计方法及系统，本发明包括针对目标指令集架构，确定其所支持的目标指令集所包含的计算功能，将计算功能抽象为算子；针对算子集合中算子，针对算子所映射的目标指令集的计算功能的指令建立执行部件组件得到执行部件组件库；基于执行部件组件库更新执行流水线模板，完成目标指令集架构中执行流水线的设计。本发明能够有效降低指令集和流水线执行阶段对应的硬件架构的耦合关系，能够快速完成目标指令集架构中执行流水线的设计，为支持多指令集的微处理器设计提供一种轻量化可扩展的实现方法，缓解多指令集增量设计造成的面积开销问题，减少微处理器体系结构升级过程的设计周期。

技术领域

本发明属于微处理器设计技术领域的微处理器体系结构和执行部件设计，具体涉及一种基于算子的微处理器架构设计方法及系统。

背景技术

指令集是软件和硬件的接口，是微处理器体系结构的底层支撑。目前，指令集的发展迎来了新变化，以RISC-V为代表的开源指令蓬勃发展，不断挑战传统封闭指令集如X86和ARM等。指令集的发展变化导致软件在基于不指令的微处理器上面临兼容性问题。该问题不仅限制了新兴指令集软件生态的发展，而且限制了基于新兴指令集硬件设备的推广。支持多指令集的微处理器可从硬件层面解决因不同指令集造成的软件不兼容问题，且相比于其他设计层次的解决方案如二进制翻译，具有性能高，兼容性好的优点。执行流水线负责完成指令集规定的数值或逻辑等操作。随着处理器芯片算力的提升，执行流水线所占面积和功耗比例也在增大，执行流水线的设计至关重要。处理器微架构设计时应尽可能提高单位面积提供的算力。支持多指令集的微处理器的设计面临诸多挑战。对执行流水线而言，由于多指令集对计算操作的定义不同，单纯实现不同指令集的计算操作将引起硬件的面积的激增，且硬件设计不具备快速拓展其他指令集的能力。

发明内容

本发明要解决的技术问题：针对现有技术的上述问题，提供一种基于算子的微处理器架构设计方法及系统，本发明旨在缩短设计周期，降低因支持多种指令集造成的硬件面积开销，且不限于使用在支持多指令的微处理器。

为了解决上述技术问题，本发明采用的技术方案为：

一种基于算子的微处理器架构设计方法，包括：

S101，针对目标指令集架构，确定其所支持的目标指令集所包含的计算功能，将计算功能抽象为算子得到算子集合，从而建立算子到目标指令集的计算功能的指令之间的映射；

S102，针对算子集合中算子，为其所映射的目标指令集的计算功能的指令建立执行部件组件，从而得到执行部件组件库；

S103，基于执行部件组件库中的执行部件组件更新执行流水线模板，最终完成目标指令集架构中执行流水线的设计。

可选地，步骤S101中的目标指令集架构支持多种目标指令集，所述将计算功能抽象为算子得到算子集合后，所述算子集合包括共用算子、相似算子和独立算子，其中共用算子是指多种目标指令集所共同使用的算子，相似算子是指某一种目标指令集使用的算子、且该算子与其他目标指令集所使用的某一算子相似，所述独立算子是指某一种目标指令集单独使用的算子。

可选地，步骤S101中将计算功能抽象为算子得到算子集合时，还包括将复杂计算功能分解为多个简单的计算功能，并每一个简单的计算功能映射为一个算子。

可选地，步骤S103中预设的执行流水线模板包括发射队列、执行通路、旁路、结果总线和控制逻辑，所述更新执行流水线模板是指将执行部件组件库中的执行部件组件分别放入执行通路中，并将放入执行通路中的执行部件组件与发射队列、结果总线相连，并更新控制逻辑和旁路的译码模块以定位所需的执行部件组件。

可选地，所述预设的执行流水线模板中，发射队列、执行通路、结果总线依次相连，且执行通路与旁路并联连接，所述发射队列、执行通路、旁路、结果总线分别与控制逻辑相连。