[发明专利]半导体装置和制造半导体装置的方法在审
申请号: | 202210926119.6 | 申请日: | 2022-08-03 |
公开(公告)号: | CN115440665A | 公开(公告)日: | 2022-12-06 |
发明(设计)人: | 林育樟;吴濬宏;陈亮吟;张惠政;杨育佳 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/092 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 制造 方法 | ||
一种制造半导体装置的方法包括在半导体基板上方沉积多层堆叠,多层堆叠包括与多个通道层交替的多个牺牲层;在多层堆叠中形成第一凹陷处;在第一凹陷处中的这些牺牲层的侧壁上形成多个第一间隔物;在第一凹陷处中沉积第一半导体材料,其中第一半导体材料是未掺杂的,其中第一半导体材料与第一间隔物中的至少一者的侧壁和底表面物理性接触。在第一半导体材料内布植掺质,其中在布植掺质之后,第一半导体材料具有梯度掺杂的分布;以及在第一半导体材料上方在第一凹陷处中形成外延的源极/漏极区域,其中外延的源极/漏极区域的材料不同于第一半导体材料。
技术领域
本揭示内容是关于半导体装置和其制造方法,特别是减少接面漏电流的半导体装置和其制造方法。
背景技术
半导体装置用于各种电子应用,像是例如,个人计算机、移动电话、数字相机、和其它的电子设备。制造半导体装置通常经由在半导体基板上方依序地沉积绝缘层或介电层、导电层、和半导体层的材料,以及使用微影来将各个材料层图案化,以形成多个电路组件和在其上的多个元件。
半导体产业不断提高各种电子组件的集成密度(例如,晶体管、二极管、电阻器、电容器等),经由不断地减小特征尺寸,这允许更多的组件集成在一给定的区域之内。然而,随着最小特征尺寸的减小,出现了应解决的其它问题。
发明内容
本揭示内容的一些实施方式提供了一种制造半导体装置的方法,方法包含:在半导体基板上方沉积多层堆叠,此多层堆叠包含与多个通道层交替的多个牺牲层;在多层堆叠中形成第一凹陷处;在第一凹陷处中的这些牺牲层的多个侧壁上形成多个第一间隔物;在第一凹陷处中沉积第一半导体材料,其中第一半导体材料是未掺杂的,其中第一半导体材料与这些第一间隔物中的至少一者的侧壁和底表面物理性接触;在第一半导体材料内布植掺质,其中在布植掺质之后,第一半导体材料具有梯度掺杂的分布;在第一半导体材料上方的第一凹陷处中形成外延的源极/漏极区域,其中外延的源极/漏极区域的材料不同于第一半导体材料;移除这些牺牲层以形成第二凹陷处;以及在第二凹陷处中形成栅极结构。
本揭示内容的另一些实施方式提供了一种制造半导体装置的方法,方法包含:在半导体基板上方沉积第一牺牲层,其中半导体基板的顶部部分包含第一导电性类型的多个掺质;在第一牺牲层上方沉积第一通道层;蚀刻第一凹陷处其延伸穿过第一牺牲层、第一通道层、和半导体基板的顶部部分;在第一凹陷处中沉积未掺杂的硅层;对未掺杂的硅层执行布植工艺,以提供梯度掺杂的硅层;在第一凹陷处中的梯度掺杂的硅层上方形成第一源极/漏极区域,第一源极/漏极区域延伸穿过第一牺牲层和第一通道层,其中第一源极/漏极区域包含第二材料,第二材料不同于梯度掺杂的硅层的第一材料,并且其中第一材料包含与第一导电性类型相反的第二导电性类型的多个掺质;使用第一蚀刻工艺来蚀刻第一牺牲层,以形成第二凹陷处;在第二凹陷处中沉积栅极介电层;以及在第二凹陷处中沉积栅极电极,其中栅极介电层和栅极电极填充第二凹陷处。
本揭示内容的又另一些实施方式提供了一种半导体装置,包含:栅极结构、多个源极/漏极区域、第二材料、第一通道层、以及多个内部间隔物。栅极结构在半导体基板上方。多个源极/漏极区域在半导体基板上方并且在栅极结构的相对的多个侧上,其中源极/漏极区域包含第一材料。第二材料在这些源极/漏极区域中的各者的下方,其中第二材料设置在介于半导体基板和每个源极/漏极区域之间,其中第二材料的顶表面的最底部点与栅极结构的最底部表面在相同的层级处,并且其中第二材料包含梯度掺杂的分布。第一通道层设置在介于这些源极/漏极区域之间、和在半导体基板上方。多个内部间隔物介于第一通道层的多个第一端部和半导体基板之间,其中栅极结构填充介于这些内部间隔物之间的一空间,并且其中第二材料物理性接触这些内部间隔物的多个底表面和多个侧壁。
附图说明
本揭示内容的多个态样可由以下的详细描述并且与所附附图一起阅读,得到最佳的理解。注意的是,根据产业中的标准做法,各个特征并未按比例绘制。事实上,为了讨论的清楚起见,可任意地增加或减少各个特征的尺寸。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210926119.6/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造