[发明专利]半导体器件

说明书

一种半导体器件，包括：有源区，在衬底上沿第一方向延伸；栅电极，在衬底上与有源区相交，沿第二方向延伸，并包括向上突出的接触区；以及互连线，在栅电极上并与接触区连接，其中，接触区包括：下部区，在第二方向上具有第一宽度；以及上部区，位于下部区上并且在第二方向上具有比第一宽度小的第二宽度，其中接触区在第二方向上的至少一个侧表面具有在下部区和上部区之间的点，在该点处倾斜度或曲率改变。

相关申请的交叉引用

本申请要求于2021年8月10日在韩国知识产权局递交的韩国专利申请No.10-2021-0105546的优先权，其全部公开内容通过引用合并于此以用于所有目的。

技术领域

本发明构思涉及半导体器件和/或其制造方法。

背景技术

随着对半导体器件的高性能、高速和/或多功能性的需求增加，半导体器件的集成度也在增加。在制造具有精细图案的半导体器件时，顺应于半导体器件的高度集成化趋势，实现具有精细宽度或精细分离距离的图案是有益的。此外，为了克服由于平面金属氧化物半导体FET(MOSFET)的尺寸减小而导致的操作特性的限制，正在努力开发包括具有三维(3D)沟道结构的FinFET的半导体器件。

发明内容

一些示例实施例提供了具有改进的可靠性和/或电特性的半导体器件。一些示例实施例提供了其制造方法。

根据示例实施例，一种半导体器件包括：有源区，在衬底上沿第一方向延伸；栅电极，在衬底上与有源区相交，并沿第二方向延伸；第一沟道结构和第二沟道结构，在有源区上在第二方向上彼此间隔开，第一沟道结构和第二沟道结构中的每一个包括多个沟道层，多个沟道层在与衬底的上表面垂直的第三方向上彼此间隔开并被栅电极包围；互连线，在栅电极上并与栅电极连接；以及源/漏区，在栅电极的两侧的、有源区凹陷的区域中，并与多个沟道层接触，栅电极包括接触区，该接触区位于第一最上沟道层的至少一部分上并与互连线连接，该第一最上沟道层是第一沟道结构的多个沟道层中的最上面的沟道层，并且栅电极暴露第二最上沟道层的至少一部分，该第二最上沟道层是第二沟道结构的多个沟道层中的最上面的沟道层。

根据示例实施例，一种半导体器件，包括：有源区，在衬底上沿第一方向延伸；栅电极，在衬底上与有源区相交，沿第二方向延伸，并包括向上突出的接触区；以及互连线，在栅电极上并与接触区连接，接触区包括：下部区，在第二方向上具有第一宽度；以及上部区，位于下部区上，并且在第二方向上具有比第一宽度小的第二宽度，接触区在第二方向上的至少一个侧表面具有在下部区和上部区之间的点，在该点处倾斜度或曲率改变。

根据示例实施例，一种半导体器件，包括：有源区，在衬底上沿第一方向延伸；栅电极，在衬底上与有源区相交，并沿第二方向延伸；第一沟道结构和第二沟道结构，在有源区上在第二方向上彼此间隔开，第一沟道结构和第二沟道结构中的每一个包括多个沟道层，多个沟道层在与衬底的上表面垂直的第三方向上彼此间隔开并被栅电极包围；以及互连线，在栅电极上并与栅电极连接，栅电极的上表面在第一沟道结构的至少一部分上位于第一高度以与互连线连接，并且在第二沟道结构的至少一部分上位于与第二沟道结构的多个沟道层中的最上沟道层相邻并且低于第一高度的第二高度。

根据示例实施例，一种半导体器件，包括：有源区，在衬底上沿第一方向延伸；栅电极，在衬底上与有源区相交，并沿第二方向延伸；层间绝缘层，在栅电极上；接触区，穿过层间绝缘层并与栅电极连接；以及互连线，在接触区上并与接触区连接，并且沿着第一方向延伸，接触区包括从互连线的在第二方向上的侧表面延伸的凹陷区。

附图说明

通过结合附图的以下详细描述，将更清楚地理解本发明构思的上述和其他方面、特征和优点，其中：

图1是示出根据一些示例实施例的半导体器件的布局图。

图2A和图2B是示出根据一些示例实施例的半导体器件的示意性截面图。