[发明专利]用于制造半导体器件的方法和半导体器件

说明书

一种用于制造半导体器件的方法包括提供具有衬底、位于衬底上方的半导体沟道层、位于半导体沟道层上方的界面氧化物层以及位于界面氧化物层上方的高k栅极介电层的结构，其中，半导体沟道层包括锗。该方法还包括在高k栅极介电层上方形成金属氮化物层并使用含金属气体对该结构执行第一处理。在执行第一处理之后，该方法还包括在金属氮化物层上方沉积硅层；然后对该结构执行退火，使得在高k栅极介电层上方形成金属混合层。金属混合层包括具有来自高k栅极介电层的金属物质和来自含金属气体的附加金属物质的金属氧化物。根据本申请的其他实施例，还提供了用于制造半导体器件的方法和半导体器件。

技术领域

本申请的实施例涉及用于制造半导体器件的方法和半导体器件。

背景技术

电子工业经历了对更小和更快的电子器件的不断增长的需求，更小和更快的电子器件能够同时支持日益复杂和精致的更多的功能。为了满足这些需求，集成电路(IC)工业中的持续的趋势是，制造低成本、高性能、低功耗的IC。到目前为止，已经通过减小IC尺寸(如，最小IC部件尺寸)在很大程度上实现了这些目标，从而提高了生产效率并且降低了相关成本。然而，这种规模缩小也增加了IC制造工艺的复杂程度。因此，要实现IC器件及其性能的持续进步，就需要IC制造工艺和技术方面的类似进步。

一个进步领域是如何在先进的工艺节点中为各种晶体管(诸如FinFET、包括纳米线晶体管和纳米片晶体管的全环栅(GAA)晶体管以及其他类型的多栅极晶体管)形成高质量的栅极介电层。原因之一是此类晶体管中的栅极介电层非常薄，并且栅极介电层中的任何缺陷都可能对器件性能产生不利影响。

发明内容

根据本申请的一个实施例，提供了一种用于制造半导体器件的方法，包括：提供具有衬底、位于衬底上方的半导体沟道层、位于半导体沟道层上方的界面氧化物层以及位于界面氧化物层上方的高k栅极介电层的结构，其中，半导体沟道层包括锗；在高k栅极介电层上方形成金属氮化物层；使用含金属气体对结构执行第一处理；在执行第一处理之后，在金属氮化物层上方沉积硅层；以及在沉积硅层之后，对结构执行退火，使得金属混合层形成在高k栅极介电层上方，其中，金属混合层包括具有来自高k栅极介电层的金属物质和来自含金属气体的附加金属物质的金属氧化物。

根据本申请的另一个实施例，提供了一种用于制造半导体器件的方法，包括：提供具有衬底、位于衬底上方的半导体沟道层、位于半导体沟道层上方的界面氧化物层以及位于界面氧化物层上方的高k栅极介电层的结构，其中，半导体沟道层包括锗；在高k栅极介电层上方形成金属氮化物层；在形成金属氮化物层之后，使用含金属气体对结构执行第一处理；在执行第一处理之后，在金属氮化物层上方沉积钝化层，其中，钝化层包括硅；在沉积钝化层之后，对结构执行退火，使得金属混合层形成在高k栅极介电层上方，其中，金属混合层包括具有来自高k栅极介电层的金属物质和来自含金属气体的附加金属物质的金属氧化物；去除钝化层和金属氮化物层，并在结构中保留至少部分金属混合层；以及在高k栅极介电层和金属混合层上方形成金属栅电极。

根据本申请的又一个实施例，提供了一种半导体器件，包括：衬底；半导体沟道层，位于衬底上方，其中，半导体沟道层包括锗；界面氧化物层，位于半导体沟道层上方；高k栅极介电层，位于界面氧化物层上方；金属混合层，位于高k栅极介电层上方，其中，金属混合层包括具有来自高k栅极介电层的金属物质和附加金属物质的金属氧化物；以及金属栅电极，位于金属混合层上方。

本申请的实施例涉及具有金属夹层的高k覆盖的半导体器件。

附图说明

当结合附图进行阅读时，从以下详细描述可更好地理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A、图1B、图1C、图1D、图1E、图1F、图1G和图1H是根据本公开的各个方面在各个实施例中用于制造半导体器件的方法的流程图。

图2A是根据本公开的各个方面的半导体器件的部分示意性俯视图。