[发明专利]片上低漏电互联信号线系统及可寻址测试阵列电路

权利要求书

1.一种片上低漏电互联信号线系统，应用于芯片上，其特征在于，包括可被配置为电压相等的互联信号线和信号保护通路，其中，所述信号保护通路包括：

第一屏蔽层和第二屏蔽层，所述第一屏蔽层和第二屏蔽层在所述芯片垂直投影方向上遮罩所述互联信号线，所述互联信号线位于所述第一屏蔽层和第二屏蔽层之间；

第一屏蔽墙和第二屏蔽墙，所述第一屏蔽墙和第二屏蔽墙分别连接至所述第一屏蔽层和第二屏蔽层，所述互联信号线位于所述第一屏蔽墙和第二屏蔽墙之间。

2.根据权利要求1所述的片上低漏电互联信号线系统，其特征在于，所述第一屏蔽层包括所述芯片上互连层中的金属层。

3.根据权利要求1所述的片上低漏电互联信号线系统，其特征在于，所述第二屏蔽层包括所述芯片的衬底隔离阱或所述芯片的栅极层；或，

所述第二屏蔽层包括所述芯片上互连层中的金属层。

4.根据权利要求1所述的片上低漏电互联信号线系统，其特征在于，所述第一屏蔽墙和第二屏蔽墙分别包括所述芯片上内层介电层中的通孔填充介质；或，

所述第一屏蔽墙和第二屏蔽墙分别包括所述芯片上内层介电层中的通孔填充介质、以及互连层中的通孔填充介质和金属层；或，

所述第一屏蔽墙和第二屏蔽墙分别包括所述芯片上两个互连层中的通孔填充介质和金属层。

5.一种可寻址测试阵列电路，用于多个待测器件的测试，其特征在于，包括：

测试信号线；

信号保护通路，其可被配置为与所述测试信号线上的电压相等；

多个可寻址控制开闭的开关，所述多个开关分别连接至测试信号线和对应的待测器件；其中，

所述信号保护通路包括：

第一屏蔽层和第二屏蔽层，所述第一屏蔽层和第二屏蔽层在所述测试阵列电路垂直投影方向上遮罩所述互联信号线，所述互联信号线位于所述第一屏蔽层和第二屏蔽层之间；

第一屏蔽墙和第二屏蔽墙，所述第一屏蔽墙和第二屏蔽墙分别连接至所述第一屏蔽层和第二屏蔽层，所述互联信号线位于所述第一屏蔽墙和第二屏蔽墙之间。

6.根据权利要求5所述的可寻址测试阵列电路，其特征在于，所述第一屏蔽层包括所述测试阵列电路上互连层中的金属层。

7.根据权利要求5所述的可寻址测试阵列电路，其特征在于，所述第二屏蔽层包括所述测试阵列电路的衬底隔离阱或栅极层；或，

所述第二屏蔽层包括所述测试阵列电路上互连层中的金属层。

8.根据权利要求5所述的可寻址测试阵列电路，其特征在于，所述第一屏蔽墙和第二屏蔽墙分别包括所述测试阵列电路上内层介电层中的通孔填充介质；或，

所述第一屏蔽墙和第二屏蔽墙分别包括所述测试阵列电路上内层介电层中的通孔填充介质、以及互连层中的通孔填充介质和金属层；或，

所述第一屏蔽墙和第二屏蔽墙分别包括所述测试阵列电路上两个互连层中的通孔填充介质和金属层。

9.根据权利要求5至8任一项所述的可寻址测试阵列电路，其特征在于，所述开关包括MOS管，所述MOS管的栅极在其有源区上的垂直投影呈环形。

10.根据权利要求9所述的可寻址测试阵列电路，其特征在于，所述MOS管至少包括两个，所述至少两个MOS管共栅设置；和/或，

所述测试信号线连接至所述MOS管的低漏电有源区，其中，所述低漏电有源区为所述MOS管栅极在其有源区上垂直投影内的部分有源区。

11.根据权利要求5至8任一项所述的可寻址测试阵列电路，其特征在于，所述测试信号线包括用于测量待测器件电流的漏极电压信号线，和/或，

所述测试信号线包括用于测量待测器件电压的漏极感应信号线。