[发明专利]非易失性存储器件

权利要求书

1.一种非易失性存储器件，包括：

多条字线，在竖直方向上堆叠在衬底上方，所述多条字线包括字线切割区；

多条擦除控制线，在第一方向上彼此间隔开并沿着与所述第一方向正交的第二方向延伸，其中，与所述多条擦除控制线中的相对远离所述字线切割区的第二组相比，所述多条擦除控制线中的第一组相对靠近所述字线切割区；

通道晶体管电路，包括第一通道晶体管和第二通道晶体管，所述第一通道晶体管连接到所述多条擦除控制线中的所述第一组，并且所述第二通道晶体管连接到所述多条擦除控制线线中的所述第二组；以及

存储单元阵列，包括多个块，所述多个块中的每个块包括与所述多条字线和所述多条擦除控制线连接的多个沟道结构，并且所述多个沟道结构中的每一个沿所述竖直方向延伸。

2.根据权利要求1所述的非易失性存储器件，还包括：

多条串选择线，分别在所述多条字线上方在所述第一方向上彼此间隔开并沿所述第二方向延伸，

其中，所述多条擦除控制线在所述多条串选择线上方。

3.根据权利要求1所述的非易失性存储器件，还包括：

多条地选择线，分别在所述多条字线下方在所述第一方向上彼此间隔开并沿所述第二方向延伸，

其中，所述多条擦除控制线在所述多条地选择线下方。

4.根据权利要求1所述的非易失性存储器件，其中

所述多条擦除控制线包括多条栅极感应漏极泄漏GIDL栅极线，以及

所述多个沟道结构中的每一个包括与所述多条GIDL栅极线中的对应GIDL栅极线连接的GIDL选择晶体管。

5.根据权利要求1所述的非易失性存储器件，其中

所述非易失性存储器件被配置为对所述多个块中的选定块执行擦除操作，

所述擦除操作包括将第一擦除控制电压施加到所述多条擦除控制线中的所述第一组、以及将第二擦除控制电压施加到所述多条擦除控制线中的所述第二组，以及

所述第一擦除控制电压不同于所述第二擦除控制电压。

6.根据权利要求1所述的非易失性存储器件，其中

所述非易失性存储器件被配置为对所述多个块中的选定块执行擦除操作，以及

所述擦除操作包括用于将第一擦除控制电压施加到所述多条擦除控制线中的所述第一组的施加开始时间，所述施加开始时间与用于将第二擦除控制电压施加到所述多条擦除控制线中的所述第二组的施加开始时间不同。

7.根据权利要求1所述的非易失性存储器件，其中

所述非易失性存储器件被配置为对所述多个块中的选定块执行擦除操作，以及

所述擦除操作包括用于将第一擦除控制电压施加到所述多条擦除控制线中的所述第一组的施加结束时间，所述施加结束时间与用于将第二擦除控制电压施加到所述多条擦除控制线中的所述第二组的施加结束时间不同。

8.根据权利要求1所述的非易失性存储器件，其中根据所述非易失性存储器件的温度，所述非易失性存储器件被配置为执行以下至少一项操作：

控制针对用于将第一擦除控制电压施加到所述多条擦除控制线中的所述第一组的电压电平的补偿值与针对用于将第二擦除控制电压施加到所述多条擦除控制线中的所述第二组的电压电平的补偿值不同，或者

控制针对用于将所述第一擦除控制电压施加到所述多条擦除控制线中的所述第一组的施加时间的补偿值与针对用于将所述第二擦除控制电压施加到所述多条擦除控制线中的所述第二组的施加时间的补偿值不同。