[发明专利]一种面向完全正则时序逻辑性质的高效运行时监控方法在审
申请号: | 202210974710.9 | 申请日: | 2022-08-15 |
公开(公告)号: | CN116107862A | 公开(公告)日: | 2023-05-12 |
发明(设计)人: | 于斌;董彦松;田聪;段振华;王小兵;陆旭;张南;赵亮 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | G06F11/36 | 分类号: | G06F11/36 |
代理公司: | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人: | 李薇 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 面向 完全 正则 时序 逻辑 性质 高效 运行 监控 方法 | ||
1.一种面向完全正则时序逻辑性质的高效运行时监控方法,其特征在于,包括:
采用MSVL语言编写待监控程序,得到MSVL程序;
采用PPTL公式形式化描述待验证的时序逻辑性质;
针对PPTL公式中涉及的与MSVL程序有关的程序变量,对MSVL程序进行插桩;
根据所述MSVL程序在动态执行过程中生成的状态序列,检测所述MSVL程序的实时运行状态,并根据检测结果判断MSVL程序的运行状态是否满足所述待验证的时序逻辑性质。
2.根据权利要求1所述的面向完全正则时序逻辑性质的高效运行时监控方法,其特征在于,所述采用MSVL语言编写待监控程序,得到MSVL程序的步骤,包括:
采用MSVL语言编写所述待监控程序中的顺序语句、分支语句和循环语句,得到MSVL程序。
3.根据权利要求1所述的面向完全正则时序逻辑性质的高效运行时监控方法,其特征在于,所述待验证的时序逻辑性质包括:安全性、活性、弱公平性和周期重复性。
4.根据权利要求1所述的面向完全正则时序逻辑性质的高效运行时监控方法,其特征在于,所述针对PPTL公式中涉及的与MSVL程序有关的程序变量,对MSVL程序进行插桩的步骤,包括:
确定PPTL公式中涉及的MSVL程序变量;
在对MSVL程序静态分析的阶段,当所述程序变量作为赋值语句的左值时,在所述赋值语句后进行程序插桩,获得MSVL程序动态执行过程中该程序变量的取值。
5.根据权利要求4所述的面向完全正则时序逻辑性质的高效运行时监控方法,其特征在于,所述根据所述MSVL程序在动态执行过程中生成的状态序列,检测所述MSVL程序的实时运行状态,并根据检测结果判断MSVL程序的运行状态是否满足所述待验证的时序逻辑性质的步骤,包括:
获取所述MSVL程序动态执行过程中根据所述程序变量的取值生成的状态序列,并将所述状态序列划分为多个子序列;
利用调度线程将多个验证任务分配至分布式设备,以使所述分布式设备同时检测所述多个子序列;其中,所述多个验证任务与所述多个子序列一一对应;
对验证结果进行汇总,并判断MSVL程序的运行状态是否满足待验证的性质。
6.一种面向完全正则时序逻辑性质的高效运行时监控装置,其特征在于,包括:
编写模块,用于采用MSVL语言编写待监控程序,得到MSVL程序;
描述模块,用于采用PPTL公式形式化描述待验证的时序逻辑性质;
插桩模块,用于针对PPTL公式中涉及的与MSVL程序有关的程序变量,对MSVL程序进行插桩;
检测模块,用于根据所述MSVL程序在动态执行过程中生成的状态序列,检测所述MSVL程序的实时运行状态,并根据检测结果判断MSVL程序的运行状态是否满足所述待验证的时序逻辑性质。
7.一种电子设备,其特征在于,包括处理器、通信接口、存储器和通信总线,其中,处理器,通信接口,存储器通过通信总线完成相互间的通信;
存储器,用于存放计算机程序;
处理器,用于执行存储器上所存放的程序时,实现权利要求1-5任一所述的方法步骤。
8.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质内存储有计算机程序,所述计算机程序被处理器执行时实现权利要求1-5任一所述的方法步骤。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210974710.9/1.html,转载请声明来源钻瓜专利网。