[发明专利]基于高阻硅工艺的高滚降系数和宽带外抑制的带通滤波器

权利要求书

1.基于高阻硅工艺的高滚降系数何宽带外抑制的带通滤波器，其特征在于所述滤波器包括介质叠层(0)以及介质叠层(0)上形成滤波器电路结构；

所述滤波器电路结构的外围设有一个地(0_2)；输入端口由地-信号-地组成，包括第一地(3_2)、第一信号输入端(1_2)以及第二地(4_2)；输出端口由地-信号-地组成，包括第三地(5_2)、第二信号输出端(2_2)以及第四地(6_2)；第一信号端口(1_2)通过传输线连接第一电容(7_2)的第一输入端口，第一电容(7_2)的第一输出端口通过传输线连接第二电容(8_2)的输入端，同时第一电容(7_2)的第二输出端口通过传输线连接到第一电感(13_2)的输入端，第一电感(13_2)的输出端通过传输线连接到第三电容(9_2)的输入端，第三电容(9_2)的输出端连接到地(0_2)；第二电容(8_2)的输出端通过传输线连接到第二电感(14_2)的输入端，第二电感(14_2)的第一输出端通过传输线连接到第四电感(16_2)的输入端，第四电感(16_2)的输出端通过传输线连接到第五电容(11_2)的输入端，第五电容(11_2)的输出端口通过传输线连接到输出信号端口(2_2)；第二电感(14_2)的第二输出端通过传输线连接到第三电感(15_2)的输入端，第三电感(15_2)的输出端连接到地(0_2)；第二电感(14_2)的第三输出端通过传输线连接到第四电容(10_2)的输入端，第四电容(10_2)的输出端口连接到地(0_2)；第一电容(7_2)的第三输出端口通过传输线连接到第六电容(12_2)的输入端口，第六电容(12_2)的输出端口通过传输线连接到第二电感(14_2)的输出端口；

由第一电容(7_2)、第六电容(12_2)、第三电容(9_2)、第一电感(13_2)构成三阶高通滤波器；由第二电容(8_2)、第四电容(10_2)、第五电容(11_2)、第二电感(14_2)、第三电感(15_2)、第四电感(16_2)构成三阶带通滤波器，其中第二电容(8_2)被高通滤波器和带通滤波器共用；上边带带外传输零点调谐元件和下边带带外传输零点调谐元件构成带外传输零点调谐元件，上边带带外传输零点调谐元件由并联谐振单元控制，所述并联谐振单元包括第一电感(13_2)和第三电容(9_2)，下边带带外传输零点调谐元件由交叉元件第六电容(12_2)控制，同时受第二电容(8_2)和第二电感(14_2)影响。

2.根据权利要求1所述基于高阻硅工艺的高滚降系数何宽带外抑制的带通滤波器，其特征在于所述介质叠层(0_0)采用多层结构，从下往上依次包括高阻硅衬底(1_0)、第一氧化物介质层(2_0)、第二氧化物介质层(3_0)、硅酸乙酯介质层(4_0)、第三氧化物介质层(5_0)、第一氮化硅介质层(6_0)、第四氧化物介质层(7_0)、第二氮化硅介质层(8_0)、第五氧化物介质层(9_0)、第三氮化硅介质层(10_0)、第六氧化物介质层(11_0)、第四氮化硅介质层(12_0)、第七氧化物介质层(13_0)、第八氧化物介质层(14_0)、第五氮化硅介质层(15_0)。

3.根据权利要求2所述基于高阻硅工艺的高滚降系数何宽带外抑制的带通滤波器，其特征在于信号输入端口(1_2)和信号输出端口(2_2)的金属层贯通第四氮化硅介质层(12_0)、第七氧化物介质层(13_0)以及第八氧化物介质层(14_0)；信号输入第一地(3_2)、第二地(4_2)、第三地(5_2)、第四地(6_2)贯通第四氮化硅介质层(12_0)、第七氧化物介质层(13_0)以及第八氧化物介质层(14_0)。

4.根据权利要求1所述基于高阻硅工艺的高滚降系数何宽带外抑制的带通滤波器，其特征在于第一电感(13_2)、第二电感(14_2)、第三电感(15_2)、第四电感(16_2)均采用正八边形电感的形式。