[发明专利]LDMOS器件及工艺方法

说明书

本发明公开了一种LDMOS器件及工艺方法。在外延层的表面具有STI及STI2；所述外延层中还具有埋层；在所述埋层上方的边缘位置具有第一深阱，所述埋层与边缘的第一深阱形成一隔离空间；所述第一深阱的外侧，间隔一STI具有第三阱，所述第三阱中具有重掺杂引出区形成引出；所述第三阱形成隔离环；在所述的隔离空间的中心区域具有所述LDMOS器件的体区；体区两侧为所述LDMOS器件的漏区，所述漏区与体区之间的外延层表面间隔有STI2；所述LDMOS器件的栅极一侧顶部与STI2的表面覆盖金属硅化物并形成一个场板。本发明结构抬高了漂移区电场，有效改善了器件漂移区电场分布，有助于漂移区电场耗尽展开，能够提高器件的击穿电压BV，同时通过控制STI2的深度，可以提高器件的offBV。

技术领域

本发明涉及半导体器件制造领域，特别是指一种LDMOS器件。

本发明还涉及所述的LDMOS器件的工艺方法。

背景技术

LDMOS既具有分立器件高压大电流特点，又吸取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化、智能化、低能耗的发展方向。击穿电压和导通电阻是衡量高压LDMOS器件的关键参数。因此在获得相同击穿电压的情况下，应尽量降低R_SP以提高产品的竞争力。

现有的一种开关型LDMOS结构中，如图1所示，包含有埋层及N型深阱形成的隔离区域。该LDMOS结构，采用双STI的结构，体区是自对准形成，通过刻蚀多晶硅后自对准注入形成沟道。其制造工艺过程大致包含如下的过程：在衬底上形成外延层，然后双STI结构；形成有源区，包括N阱或P阱的形成以及漂移区的注入，沉积栅介质层及多晶硅层，完成体区的注入激活，然后刻蚀形成多晶硅栅极结构；形成栅极侧墙，完成源、漏区的离子注入，完成后段工艺，包括接触孔及金属。

目前开关型LDMOS器件主要遇到的一下的问题：

1.击穿电压BV受限于漂移区的长度，无法进一步提高以满足高电压的应用。

2.方块电阻Rsp受限于多晶硅长度，不能大比例缩小，从而很难降低芯片的整体面积。

分析导致上述问题的主要原因在于：

1.漂移区的长度不能继续增大，会导致Rsp变大，限制了offBV（关态击穿电压，即器件关态，没有沟道时的击穿电压）的提高。

2.多晶硅的长度缩短会导致有效沟道长度太短而发生穿通效应。

发明内容

本发明所要解决的技术问题在于提供一种LDMOS器件及其工艺方法，具有更高的击穿电压性能。

为解决上述问题，本发明所述的一种LDMOS器件的工艺方法，包含如下的工艺步骤：

第一步，提供一半导体衬底，在所述半导体衬底上形成外延层；在所述外延层中通过离子注入形成第二导电类型的埋层；再在所述外延层表面进行刻蚀并填充形成STI2；

形成有源区；离子注入形成第二导电类型的第一深阱，并在所述的第一深阱中再进行离子注入形成第二导电类型的第二阱；

在所述第一阱的外侧进行离子注入形成第一导电类型的第三阱；

第二步，再在外延表面进行刻蚀形成STI；

第三步，在所述的埋层之上，第一深阱之间的局域进行离子注入，形成漂移区；