[发明专利]一种适用于非易失性存储器存算一体阵列的运算单元

说明书

本发明公开了一种适用于非易失性存储器存算一体阵列的运算单元，所述运算单元包括至少一个阻变存储器，与所述阻变存储器电连接的反相器，与所述反相器电连接的电容器。本发明实施例中通过插入反相器以实现隔离阻变存储器的电阻失配和比率较低的因素，采用电容采样将阻变存储器失配的限制转移到电容，能够较大程度削弱非易失性存储器存算一体阵列中运算单元的失配率与功耗。

技术领域

本发明涉及混合信号电路技术领域，尤其涉及的是一种适用于非易失性存储器存算一体阵列的运算单元。

背景技术

在人工智能的推动下，边缘计算对算力的需求持续增加，对复杂网络运算需求和数据处理速度的要求也越来越严苛。在当前的计算框架下，如何高效率地利用深度学习神经网络来处理数据，开发新一代高能效神经网络加速器是学界及产业界研究开发的核心问题之一。

传统的冯·诺依曼结构将数据处理和存储分离，在深度学习的运算过程中需频繁和内存交换数据，消耗大量能量。根据研究显示，搬运数据的能耗是浮点计算的4到1000倍。随着半导体工艺的进步，虽说总体功耗下降，但数据搬运的功耗占比却越来越大。

存算一体架构则是打破存储墙的限制，突破AI计算能效瓶颈的关键技术。存算一体架构的核心思想在于将部分或全部的计算转移至存储模块中，即计算单元和存储单元集成在同一个芯片。在众多非易失性存储器中，阻变存储器ReRAM可以实现更大的电阻比(导通/关断)和更高的耐受度，有利于提升存内计算的精度、准确率和整体的鲁棒性，但是目前基于ReRAM非易失性存储器存算一体阵列的运算单元会出现高失配的问题。

因此，现有技术还有待改进和发展。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种适用于非易失性存储器存算一体阵列的运算单元，旨在解决现有技术中基于ReRAM非易失性存储器存算一体阵列的运算单元会出现高失配的的问题。

本发明解决问题所采用的技术方案如下：

第一方面，本发明实施例提供一种运算单元，其中，所述运算单元包括至少一个阻变存储器，与所述阻变存储器电连接的反相器，与所述反相器电连接的电容器。

在一种实现方式中，所述反相器与所述电容器通过第一开关电连接。

在一种实现方式中，所述电容器与预设的位线通过第二开关电连接。

在一种实现方式中，所述阻变存储器的个数为两个，且两个所述阻变存储器串联连接。

在一种实现方式中，所述第二开关与所述第二开关的接通时间不同。

在一种实现方式中，在预设的周期内，所述第一开关接通时刻先于所述第二开关接通时刻。

在一种实现方式中，所述位线通过第三开关与地线连接。

第二方面，本发明实施例还提供一种基于运算单元的非易失性存储器存算一体阵列系统，其中，所述系统包括存算一体阵列，与所述存算一体阵列电连接的模数转换器，与所述模数转换器电连接的比较器，以及与所述比较器电连接的移位累加模块；其中，所述存算一体阵列包括若干运算单元。

在一种实现方式中，所述存算一体阵列中每列的若干运算单元对应一根位线。

在一种实现方式中，所述存算一体阵列中每列的若干运算单元对应一个模数转换器。

第三方面，本发明实施例还提供一种基于运算单元的运算方法，其中，所述运算方法包括：获取输入电流和权重；

将所述电流和所述权重相乘，得到电压值；

通过第一开关将电压传到电容上极板；

通过第二开关共享电荷并输出电压。