[发明专利]识别和校正时钟占空比的技术

说明书

本公开涉及识别和校正时钟占空比的技术。本文的实施例涉及一种装置，其包括：具有多级的第一电路；以及与第一电路通信地耦合的第二电路，其中第二电路包括：多条抽头线，其中多条抽头线中的各条抽头线耦合在多级中的两级之间；以及逻辑，其中该逻辑用于基于至少一条抽头线的平均电压测量来识别传播通过第一电路的一级的信号的占空比的状态。可描述和要求保护其他实施例。

技术领域

本申请概括而言涉及电子电路的领域，更具体而言，涉及时钟占空比的观察、隔离和校正(识别和校正)以及关联的装置、系统和方法。

背景技术

高速串行输入/输出(I/O)的频率正在缩放。例如，锁相环(phase locked loop，PLL)当前以8千兆赫兹(Ghz)运行，而未来的迭代可能以16GHz、32GHz或者更高频率运行。随着频率的增大，可能会出现占空比问题。

发明内容

根据本公开的一方面，提供了一种装置，包括：具有多级的第一电路；以及与所述第一电路通信地耦合的第二电路，其中所述第二电路包括：多条抽头线，其中所述多条抽头线中的各条抽头线耦合在所述多级中的两级之间；以及逻辑，其中所述逻辑用于基于至少一条抽头线的平均电压测量来识别传播通过所述第一电路的一级的信号的占空比的状态。

根据本公开的一方面，提供了一种电路，包括：多条抽头线，其中所述多条抽头线中的各条抽头线耦合在第一电路的多级中的两级之间；以及逻辑，其中所述逻辑用于基于至少一条抽头线的平均电压测量来识别传播通过所述第一电路的一级的信号的占空比的状态。

根据本公开的一方面，提供了包括指令的一个或多个非暂态计算机可读介质，所述指令在被逻辑执行时，将使得所述逻辑：基于从分别耦合在第一电路的多级中的各级之间的多条抽头线中的至少一条抽头线接收的信号，识别所述第一电路在所述至少一条抽头线耦合到所述第一电路的点处的平均电压测量；将所述平均电压测量与电压阈值相比较；并且基于所述比较，识别所述第一电路的占空比的状态。

附图说明

通过以下给出的详细描述并且通过本公开的各种实施例的附图，将更充分理解本公开的实施例，然而详细描述和附图不应当被理解为将本公开限制到特定实施例，而只是用于说明和理解的。

图1图示了根据各种实施例，与占空比分析电路耦合的高速串行I/O时钟分布式网络电路的示例。

图2图示了根据各种实施例的占空比分析的结果的示例。

图3图示了根据各种实施例的占空比测量的示例。

图4图示了根据各种实施例，与占空比分析有关的示例技术。

图5图示了根据一些实施例的智能设备或者计算机系统或者片上系统(SoC)，具有用于占空比问题的分析或校正的装置和/或软件。

具体实施方式

在接下来的详细描述中，参考了附图，附图形成本文的一部分，其中相似的标号始终指定相似的部件，并且在附图中以图示方式示出了可以实现的实施例。要理解，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑上的改变。因此，接下来的详述描述不应被从限制意义上来理解，并且实施例的范围由所附权利要求及其等同物来限定。

各种操作可按对于理解要求保护的主题最有帮助的方式被依次描述为多个离散的动作或操作。然而，描述的顺序不应当被解释为意味着这些操作一定是依赖于顺序的。具体地，可以不按呈现的顺序执行这些操作。可以按与描述的实施例不同的顺序执行描述的操作。在额外的实施例中可执行各种额外的操作和/或可省略描述的操作。

术语“基本上”、“接近”、“大致”、“近似”和“大约”一般是指在目标值的+/-10％内。除非另有指明，否则，使用序数形容词“第一”、“第二”和“第三”等等来描述共同对象只是表明相似对象的不同实例被引用，而并不打算暗示这样描述的对象必须在时间上、空间上、排名上或者以任何其他方式处于给定的序列中。