[发明专利]一种综合化载荷硬件模块抗辐照设计方法

权利要求书

1.一种综合化载荷硬件模块抗辐照设计方法，其特征在于，包括以下步骤：

S1，模块根器件为MSU、CMU和PSE，且根器件均选用宇航级器件，模块其他单元的集成电路采用非宇航级器件，且无源器件采用宇航级器件；

S2，PU的DSP、PU的FPGA、RU的SRIO交换芯片的抗辐照依托于MSU实现；

S3，MSU的宇航级FPGA的运行由宇航级看门狗进行监控，当单粒子翻转效应造成其固件加载不正常、程序运行错误甚至崩溃时，看门狗将对其进行固件重加载；

S4，PU的DSP的单粒子翻转效应通过运行状态监控和程序重加载进行加固，由MSU的宇航级FPGA构成看门狗对其进行监控，并在单粒子翻转效应造成PU的DSP程序运行错误甚至崩溃时对其复位和程序重加载；

S5，PU的FPGA的单粒子翻转效应通过SRAM盲刷新方式进行加固，由MSU的宇航级FPGA从宇航级并行FLASH中读取PU的FPGA的固件，并定时写入其SRAM中；

S6，RU的SRIO交换芯片单粒子翻转效应通过对其内部控制寄存器盲刷新方式进行加固，由MSU的宇航级FPGA通过I2C接口对寄存器数据进行定时刷新。

2.根据权利要求1所述的综合化载荷硬件模块抗辐照设计方法，其特征在于，在步骤S3中，包括子步骤：

模块上电后，所述宇航级看门狗芯片监测到电源电压上升至阈值电平以上后，复位restet信号输出低电平脉冲；

所述MSU的宇航级FPGA芯片接收到这个低电平脉冲，在脉冲上升沿处开始启动固件加载过程，通过SPI接口从所述宇航级串行FLASH芯片读取固件代码；同一时刻所述宇航级看门狗芯片的看门狗计数器完成初始化，开始计数；

若加载过程正常，则所述MSU的宇航级FPGA芯片构建成MicroBlaze软核处理器，通过周期输出喂狗信号清零看所述宇航级看门狗芯片的门狗计数器，保持电路正常运行；当出现单粒子翻转影响到MicroBlaze处理器正常运行而无法喂狗时，所述MSU的宇航级FPGA芯片将重新加载。

3.根据权利要求1所述的综合化载荷硬件模块抗辐照设计方法，其特征在于，在步骤S4中，包括子步骤：

所述PU的DSP芯片的程序加载由所述MSU宇航级FPGA芯片从所述宇航级并行FLASH芯片中读取，连续读设定次数据一致，再送入所述PU的DSP芯片的内存中。

4.根据权利要求1所述的综合化载荷硬件模块抗辐照设计方法，其特征在于，在步骤S5中，包括子步骤：

所述PU的FPGA芯片的程序加载由所述MSU宇航级FPGA芯片从所述宇航级并行FLASH芯片中读取，连续读取设定次数数据一致，再写入所述PU的FPGA芯片的SRAM中。

5.根据权利要求2所述的综合化载荷硬件模块抗辐照设计方法，其特征在于，所述宇航级看门狗芯片选用JSR706RD或其替换型号；所述MSU的宇航级FPGA芯片选用国产宇航级V5系列FPGA芯片JXCSX95T或其替换型号；所述宇航级串行FLASH芯片选用国产JFM25FL032RH或其替换型号。

6.根据权利要求3所述的综合化载荷硬件模块抗辐照设计方法，其特征在于，所述PU的DSP芯片选用国产FT-M6678H。

7.根据权利要求3所述的综合化载荷硬件模块抗辐照设计方法，其特征在于，所述设定次数为3次。

8.根据权利要求4所述的综合化载荷硬件模块抗辐照设计方法，其特征在于，所述PU的FPGA芯片选用国产JFM7VX690T36。

9.根据权利要求4所述的综合化载荷硬件模块抗辐照设计方法，其特征在于，所述宇航级并行FLASH芯片选用国产VDRF512M16RS56SS8V90或其替换型号。

10.根据权利要求1～9任一项所述的综合化载荷硬件模块抗辐照设计方法，其特征在于，所述RU的SRIO交换芯片选用国产NMS1800。