[发明专利]用于专门的过程块中的稀疏性操作的系统和方法

说明书

本公开提供了用于专门的过程块中的稀疏性操作的系统和方法。一种数字信号处理(DSP)块，包括能配置来接收和存储第一多个值的多个权重寄存器，以及多个乘法器，每个乘法器能配置来接收第一多个值中的相应值。该DSP块还包括一个或多个输入，能配置来接收第二多个值，以及复用器网络，能配置来接收第二多个值并且将第二多个值中的每个值路由到多个乘法器中相应的乘法器。乘法器能配置来同时将第一多个值中的每个值乘以第二多个值中的相应值以生成多个乘积。此外，该DSP块包括加法器电路，其能配置来基于多个乘积生成第一加和和第二加和。

技术领域

本公开概括而言涉及集成电路(integrated circuit，IC)器件，例如可编程逻辑器件(programmable logic device，PLD)。更具体而言，本公开涉及可被包括在集成电路器件上的过程块(例如，数字信号处理(digital signal processing，DSP)块)，以及可利用该过程块来执行的应用。

背景技术

本节旨在向读者介绍可能与本公开的各种方面有关的技术的各种方面，这些方面将在下文中描述和/或要求保护。相信这种论述有助于向读者提供背景信息，以促进更好地理解本公开的各种方面。因此，可以理解，这些陈述应从这个角度来理解，而不是被解读为是对现有技术的承认。

集成电路器件可被用于各种目的或应用，例如机器学习或人工智能(artificialintelligence，AI)应用。在一些情况下，机器学习和AI架构可以使用与多个稀疏性比率相对应的稀疏性方案。稀疏性指的是用于计算的一些值为零的处理。例如，AI应用中使用的稀疏矩阵可能包含许多零。事实上，为了更高效地执行乘法运算，实现稀疏性操作已经变得越来越普遍。然而，相对于其他类型的集成电路器件，可编程逻辑器件可能无法高效地实现AI架构。

发明内容

本公开的一方面提供了一种用于执行稀疏性操作的数字信号处理(DSP)块。该DSP块包括：多个权重寄存器，能配置来接收和存储第一多个值；多个乘法器，其中，多个乘法器中的每个乘法器分别能配置来接收第一多个值中的相应值；一个或多个输入，能配置来接收第二多个值；复用器网络，能配置来接收第二多个值并且将第二多个值中的每个值路由到多个乘法器中相应的乘法器，其中，多个乘法器能配置来同时将第一多个值中的每个值乘以第二多个值中的相应值以生成多个乘积；以及加法器电路，能配置来基于多个乘积生成第一加和和第二加和。

本公开的另一方面提供了一种集成电路器件。该集成电路器件包括用于执行稀疏性操作的数字信号处理(DSP)块，其中，DSP块包括：可拆分列，包括：多个权重寄存器，能配置来接收和存储第一多个值；多个乘法器，其中，多个乘法器中的每个乘法器分别能配置来接收第一多个值中的相应值；一个或多个输入，能配置来接收第二多个值；复用器网络，能配置来接收第二多个值并且将第二多个值中的每个值路由到多个乘法器中相应的乘法器，其中，多个乘法器能配置来同时将第一多个值中的每个值乘以第二多个值中的相应值以生成多个乘积；以及第一加法器电路，能配置来从多个乘积的第一部分生成第一加和并且从多个乘积的第二部分生成第二加和；以及输入电路，能配置来从第二DSP块接收第一值和第二值；第二加法器电路，能配置来：接收第一加和和第一值并且通过将第一加和和第一值相加来生成第三加和；接收第二加和和第二值并且通过将第二加和和第二值相加来生成第四加和；以及输出电路，能配置来将第三加和和第四加和从DSP块输出到第三DSP块。