[发明专利]一种具有锗硅源漏区的PMOS器件结构及其制作方法

说明书

本发明公开了一种具有锗硅源漏区的PMOS器件结构及其制作方法，通过在锗硅主体层与硅盖帽层之间增设锗硅盖帽层，并通过调节锗前体流量以及第一锗硅外延反应气体中各反应气体之间流量比例，实现使锗硅盖帽层中的锗浓度自下而上呈递减状态，从而在锗硅主体层与硅盖帽层之间形成浓度渐变降低的锗硅缓冲层，能够明显减少锗硅本征层与硅盖帽层在界面处发生晶格失配的概率，因此可以有效解决弛豫缺陷问题；并且，本发明通过在形成硅盖帽层前的梯度升温阶段，采用不含锗前体的第二锗硅外延反应气体，对锗硅盖帽层的表面进行活化处理，使锗硅晶体表面始终处于吸热和放热的活跃状态，从而可极大程度地降低在晶体表面产生弛豫的风险。

技术领域

本发明涉及半导体集成电路工艺技术领域，尤其涉及一种具有锗硅源漏区的PMOS器件结构及其制作方法。

背景技术

随着超大型集成电路尺寸的微缩化持续发展，电路元件的尺寸越来越小且操作的速度越来越快，如何改善电路元件的驱动电流显得日益重要。

嵌入式锗硅技术(eSiGe)是一种用于提高PMOS晶体管器件性能的应变硅技术，通过在PMOS晶体管的源漏区以选择性外延方式形成锗硅(SiGe)应力层，能够提高沟道空穴的迁移率，从而提高PMOS晶体管的电流驱动能力。

请参阅图1，其显示现有的一种具有锗硅源漏区的PMOS器件结构。目前的PMOS锗硅外延膜层结构大致分为自下而上形成在源漏沟槽11中的锗硅籽晶层(SiGe Seed)15、锗硅主体层(SiGe Bulk)14和硅盖帽层(Si Cap)13。其制作工艺一般包括以下步骤：

(1)先在栅极12两侧的衬底10上形成源漏沟槽11，然后在源漏沟槽11中生长含较低锗浓度的锗硅籽晶层15，以改善弛豫(relax)缺陷；

(2)在锗硅籽晶层15上继续生长含较高锗浓度的锗硅主体层14，以提供应变；

(3)在氢气气氛下进行梯度升温；

(4)在锗硅主体层14上继续生长硅盖帽层13(用于形成NiSi金属硅化物层)。

然而，由于锗硅主体层14中的锗浓度较高，使得高浓度的锗硅主体层14与硅盖帽层13在界面处发生晶格失配，因而容易产生弛豫缺陷。同时，由于生长硅盖帽层13之前的梯度升温阶段的升温过程通常需要6～10分钟，且期间反应处于停止状态，此较长的等待时间，也同样容易在未发生反应的锗硅晶体表面产生弛豫风险。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种具有锗硅源漏区的PMOS器件结构及其制作方法。

为实现上述目的，本发明的技术方案如下：

本发明提供一种具有锗硅源漏区的PMOS器件结构，包括：

衬底；

设于所述衬底上的栅极和位于所述栅极两侧的源漏区；

所述源漏区包括自下而上形成的锗硅籽晶层、锗硅主体层、锗硅盖帽层和硅盖帽层；

其中，所述锗硅盖帽层具有在梯度升温工艺中经不含锗前体的锗硅外延反应气体处理后的表面。

进一步地，所述源漏区设有源漏沟槽，所述锗硅籽晶层、所述锗硅主体层、所述锗硅盖帽层和所述硅盖帽层自下而上形成在所述源漏沟槽中，且所述锗硅主体层的表面自所述源漏沟槽中露出并高于所述衬底的表面。

进一步地，所述锗硅盖帽层中的锗浓度自下而上递减。

进一步地，所述锗硅主体层中的锗浓度自下而上递增，所述锗硅盖帽层中的锗浓度自下而上由与所述锗硅主体层表面中的锗浓度一致递减到5％～10％。

本发明还提供一种具有锗硅源漏区的PMOS器件结构的制作方法，包括：

提供一衬底；