[发明专利]一种高速串行芯片误码率测试系统及方法

权利要求书

1.一种高速串行芯片误码率测试系统，其特征在于，包括：

高速串行芯片装置：用于基于预设的FPGA收发器发送和接收高速串行数据；

误码率测试模块：用于通过预设的时钟源，测试和读取高速串行数据的误码率；

校准模块：用于根据误码率生成对应的校准参数，并通过校准参数接收并校准高速串行芯片装置发送的高速串行数据；

控制模块：用于接收用户指令，并通过接收用户指令控制高速串行芯片、误码率测试模块和校准模块进行交互通信。

2.如权利要求1所述的一种高速串行芯片误码率测试系统，其特征在于，所述高速串行芯片装置包括FPGA收发器、时钟产生器、输入寄存器、编码器、移位寄存器和三对差分PECL器输出；其中，

FPGA收发器分别与时钟产生器、输入寄存器、编码器、移位寄存器、三对差分PECL输出器连接。

3.如权利要求1所述的一种高速串行芯片误码率测试系统，其特征在于，所述误码率测试模块包括：

信号接收单元：用于通过FPGA收发器的输入口接收高速串行信号；

高速串行数据单元：用于通过预设的数字频率合成器，调节高速串行信号，并将所述高速串行信号转化为高速串行数据；

测试单元：用于对高速串行数据进行测试，获取测试数据；其中，

所述测试数据至少包括数据通道信息、数据传输速率、速率分辨率、数据抖动参数和数据摆幅；

误码率单元：用于将测试数据和高速串行数据传输至预设的干扰模拟模型中，采集对应的模拟配置参数，并通过模拟配置参数，计算高速串行数据的误码率。

4.如权利要求3所述的一种高速串行芯片误码率测试系统，其特征在于，所述数据抖动参数至少包括高速串行数据的数据抖动类型、数据抖动频率和数据最大抖动幅度；

所述数据摆幅至少包括高速串行数据的数据输出摆幅、数据摆幅分辨率和数据摆幅精度。

5.如权利要求3所述的一种高速串行芯片误码率测试系统，其特征在于，所述误码率单元包括：

调制参数子单元：用于基于预设的干扰模拟模型，对高速串行数据进行干扰训练，计算对应的调制参数；

导引信号子单元：用于通过调制参数，对测试数据进行调制，并生成对应的导引信号；

导引信号用于通过调制参数生成对应的信号，对测试数据进行导引；

数据类型转换子单元：用于将导引信号添加至干扰模拟模型中，再次对高速串行数据进行训练，采集对应的模拟配置参数，同时对高速串行数据进行数据类型转换；

误码率子单元：用于通过模拟配置参数，计算数据类型转换后的高速串行数据的误码率。

6.如权利要求5所述的一种高速串行芯片误码率测试系统，其特征在于，所述调制参数子单元包括：

模拟传输信道子单元：用于基于预设的干扰模拟模型，生成模拟传输信道；

干扰参数子单元：用于采集历史高速串行数据的干扰因子，将干扰因子传输至干扰模拟模型进行训练，生成对应的第一干扰参数；

传输速率子单元：用于将第一干扰参数和模拟传输信道进行融合，生成对应的干扰模拟信道，并将高速串行数据传输至干扰模拟信道进行干扰训练，确定传输速率；

传输延迟参数子单元：用于将高速串行数据的传输速率和预设的传输阈值进行比较和计算，确定传输延迟参数；

调制参数子单元：用于基于干扰因子和传输延迟参数，计算对应的调制参数。

7.如权利要求5所述的一种高速串行芯片误码率测试系统，其特征在于，所述数据类型转换子单元包括：

目标模拟模型子单元：用于将导引信号添加至干扰模拟模型中，更新干扰模拟模型，生成对应的目标模拟模型；

第二干扰参数子单元：用于将高速串行数据传输至目标模拟模型进行训练，再次采集对应的第二干扰参数；

模拟配置参数子单元：用于计算第一干扰参数和第二干扰参数的误差，计算高速串行数据对应的模拟配置参数；

类型转换子单元：用于基于所述模拟配置参数，同时对高速串行数据进行数据类型转换。