[发明专利]具有硬件流水线的处理器

权利要求书

1.一种处理器，包括：

执行逻辑，所述执行逻辑包括用于运行软件的一个或多个执行单元；

硬件流水线，所述硬件流水线包括固定功能硬件；

寄存器组，所述软件能够向所述寄存器组写入指定待由所述硬件流水线处理的任务的描述符，其中，所述寄存器组能够一次保存多个所述描述符，所述多个所述描述符至少包括第一任务的相应描述符和第二任务的相应描述符；

阻挡电路，所述阻挡电路设置在所述硬件流水线的上游区段与下游区段之间；以及

控制电路，所述控制电路被配置成触发所述上游区段以处理所述第一任务的上游阶段，同时所述阻挡电路处于打开状态，由此，来自对所述第一任务的上游阶段的处理的第一数据从所述上游区段通过，以由所述下游区段在所述第一任务的下游阶段中处理；

其中，所述控制电路进一步被配置成，响应于检测到所述上游区段已经完成对所述第一任务的上游阶段的处理，在所述下游区段仍在处理所述第一任务的下游阶段的同时触发所述上游区段以开始处理所述第二任务的上游阶段，以及将所述阻挡电路切换到关闭状态，从而阻挡来自对所述第二任务的上游阶段的处理的第二数据从所述上游区段传递到所述下游区段。

2.根据权利要求1所述的处理器，其中，所述控制电路进一步被配置成，响应于检测到所述下游区段已经完成对所述第一任务的下游阶段的处理，将所述阻挡电路切换到所述打开状态，使得所述第二数据从所述上游区段通过，以由所述下游区段在所述第二任务的下游阶段中处理。

3.根据权利要求1或2所述的处理器，其中：

所述寄存器组包括第一寄存器集合和第二寄存器集合，所述第一寄存器集合和所述第二寄存器集合各自被布置成保存所述第一任务和所述第二任务中的相应一个的描述符；

所述第一寄存器集合和所述第二寄存器集合中的每一个包括用于保存指定相应任务的上游阶段的相应描述符的一部分的相应上游寄存器子集，以及被布置成保存指定相应任务的下游阶段的相应描述符的一部分的相应下游寄存器子集；

所述处理器还包括上游选择器和下游选择器，所述上游选择器被布置成将所述上游区段连接到所述第一寄存器集合或所述第二寄存器集合中的选定一个的上游子集，所述下游选择器被布置成将所述下游区段连接到所述第一寄存器集合或所述第二寄存器集合中的选定一个；

其中，所述控制电路被配置成在处理所述第一任务的上游阶段时控制所述上游选择器以将所述上游区段连接到所述第一寄存器集合的上游子集，在处理所述第二任务的上游区段时将所述上游区段连接到所述第二寄存器集合的上游子集，在处理所述下游任务的下游阶段时将所述下游区段连接到所述第一寄存器集合的下游子集，以及在处理所述第二任务的下游区段时将所述下游区段连接到所述第二寄存器集合的下游子集。

4.根据权利要求1、2或3所述的处理器，其中，所述控制电路包括被布置成触发所述上游区段以执行对每个任务的上游阶段的处理的上游控制电路，以及被布置成触发所述下游区段以执行对每个任务的下游阶段的处理的下游控制电路。

5.根据从属于权利要求3的权利要求4所述的处理器，其中，所述上游控制电路被布置成控制所述上游选择器以执行对所述上游寄存器子集的选择，并且所述下游控制电路被布置成控制所述下游选择器以执行对所述下游寄存器子集的选择。

6.根据权利要求4或5所述的处理器，其中：

所述上游控制电路被布置成向所述阻挡电路发送指示所述上游区段当前正在处理哪个任务的上游掩码信号，并且所述下游控制电路被布置成向所述阻挡电路发送指示所述下游区段当前正在处理哪个任务的下游掩码信号；并且

所述阻挡电路被配置成在所述第一掩码信号和所述第二掩码信号指示同一任务时采取所述打开状态，并且在所述第一掩码信号和所述第二掩码信号指示不同任务时采取所述关闭状态。