[发明专利]一种多芯粒晶圆级集成的混合键合方法

说明书

本发明公开了一种多芯粒晶圆级集成的混合键合方法，包括：基于提供的待键合的半导体晶圆衬底、n个芯粒以及预键合晶圆衬底，将待键合晶圆衬底上的对准标记的图形转移到预键合晶圆衬底；利用临时键合胶将n个芯粒按照对准标记依次贴合在预键合晶圆衬底上构成预键合晶圆；经CMP处理半导体晶圆衬底和芯粒表面后，将待键合半导体晶圆衬底与预键合晶圆对准后进行键合形成晶圆组；最后将晶圆组进行退火热处理，实现半导体晶圆衬底与芯粒的稳定键合，同时去除预键合晶圆衬底，完成多芯粒的晶圆级集成。本发明实现多芯粒集成的一次性混合键合，避免D2W多次键合的铜表面氧化，提高多芯粒键合的质量和精度，提高键合良率及可靠性。

技术领域

本发明涉及半导体领域，尤其涉及一种多芯粒晶圆级集成的混合键合方法。

背景技术

随着集成电路产业的发展进入到后摩尔时代，芯片的关键节距以及尺寸都在不断地缩小，相应地涌现出了一些新的集成封装方式，例如无焊料的铜铜键合以及混合键合（Hybrid bonding）技术，可以大幅度地提高集成密度。混合键合是一种将晶圆/芯片上的金属电极和电介质绝缘层同时键合的技术。省去了微凸点（μbump），因此混合键合可以进一步缩小键合的互连节距至10 μm以下。因此利用混合键合技术可以实现高密度的集成，其在3D封装中起到不可替代的作用。

按照键合的对象划分，键合可以实现晶圆到晶圆的键合（Wafer to Wafer， W2W）芯粒到芯粒的键合（Die to Die，D2D）以及芯粒到晶圆的键合（Die to wafer, D2W/ Chipto Wafer， C2W）。在D2W的键合中，需要将若干的芯粒集成到一张晶圆上，D2W的多芯粒键合需要依次进行，晶圆经过CMP处理后可以获得平整洁净的表面，先进行键合的芯粒可以获得较优的铜铜键合界面，但顺序靠后的芯粒就会面临对应晶圆上铜氧化的问题，这对键合的质量会产生较大的影响，并且氧化铜的存在就需要施加更大的键合压力。D2W键合除了需要考虑键合界面的问题外，还需要考虑多个芯粒多次对准的问题，另外D2W键合对晶圆多次的局部加压升温，极易造成晶圆的局部应力，导致晶圆翘曲，影响晶圆上其他区域的键合，甚者对较薄的晶圆可能引起脆性断裂。

目前的混合键和技术只面向于晶圆到晶圆的键合W2W,对于芯片到晶圆的D2W/C2W，由于混合键和结构急剧缩小的节距，受限于键合设备以及对准精度，混合键合技术目前并没有实际应用于D2W/C2W的键合中。

发明内容

为了解决现有技术中存在的上述技术问题，本发明提出了一种多芯粒晶圆级集成的混合键合方法，提高多芯粒键合的精度，减小对晶圆造成的局部应力，提高键合良率及可靠性，其具体技术方案如下：

一种多芯粒晶圆级集成的混合键合方法，包括以下步骤：

步骤一，提供待键合的半导体晶圆衬底、待键合的n个芯粒以及预键合晶圆衬底，在所述待键合的半导体晶圆衬底上表面的芯粒键合区域设置各芯粒相对应的对准标记，在预键合晶圆衬底下表面形成与所述对准标记同样的且对应的键合对准标记；

步骤二，采用临时键合胶将预键合晶圆衬底的下表面与n个芯粒的上表面依次按照所述键合对准标记进行临时键合，构成预键合晶圆，并预设芯粒统一厚度，对n个芯粒中厚度大于预设厚度的芯粒通过化学机械抛光处理，研磨到统一厚度后，将其上表面和预键合晶圆衬底的下表面对准后进行粘结贴装；对n个芯粒中厚度小于预设厚度的芯粒，则是在其上表面先和对应同种材质的同尺寸基片利用临时键合胶贴合至统一厚度后再与预键合晶圆衬底的下表面对准后进行粘结贴装；

步骤三，利用化学机械抛光对待键合的半导体晶圆衬底的上表面以及预键合晶圆的n个芯粒的下表面进行表面处理；

步骤四，将所述待键合的半导体晶圆衬底的上表面与完成预键合含n个芯粒的预键合晶圆下表面对准后进行键合，构成晶圆组；

步骤五，将所述晶圆组进行退火热处理，并通过解键合去除预键合晶圆衬底，得到所需键合晶圆。