[发明专利]一种基于总线仲裁的冗余系统

权利要求书

1.一种基于总线仲裁的冗余系统，其特征在于，包括：

软件以及硬件一致的两套系统；每套所述系统包括一个处理器单元以及一个监测单元；每个所述处理器单元通过总线与所有所述监测单元相连；

每个所述监测单元均依据每个所述处理器单元的健康状况生成各自对应的主备仲裁结果；

每个所述监测单元生成的所述主备仲裁结果一致后，根据所述主备仲裁结果确定各个所述处理器单元其中一个作为当班处理器单元，剩余的所述处理器单元作为备用处理器单元。

2.根据权利要求1所述的基于总线仲裁的冗余系统，其特征在于，所述备用处理器单元处于待机状态。

3.根据权利要求2所述的基于总线仲裁的冗余系统，其特征在于，各个所述处理器单元之间可通信相连；各个所述处理器单元均通过既定任务级功能接口接收外部接口数据。

4.根据权利要求3所述的基于总线仲裁的冗余系统，其特征在于，所述当班处理器单元接收所述外部接口数据并处理；所述当班处理器单元执行对外信息交互并将当前执行的步骤发送给所述备用处理器单元，以便在执行主备切换后所述备用处理器单元接续所述当班处理器单元当前执行的任务。

5.根据权利要求1所述的基于总线仲裁的冗余系统，其特征在于，所述处理器单元包括CPU处理器；每个所述监测单元分别获取与其相连的各个所述CPU处理器的CPU心跳，根据各个所述CPU处理器的CPU心跳判断各个所述CPU处理器的工作状态并根据所述工作状态生成各自对应的主备仲裁结果。

6.根据权利要求5所述的基于总线仲裁的冗余系统，其特征在于，所述处理器单元还包括FPGA器件，所述FPGA器件与所述CPU处理器相连；所述FPGA器件用于接收所述CPU处理器发送的主备申请以及向所述CPU处理器发送切断中断信号、复位信号、主备标识以及监测单元状态标识。

7.根据权利要求6所述的基于总线仲裁的冗余系统，其特征在于，所述FPGA器件与各个所述监测单元相连；所述FPGA器件用于向各个所述监测单元发送数据信号以及时钟信号并接收各个所述监测单元返回的数据信号以及时钟信号。

8.根据权利要求7所述的基于总线仲裁的冗余系统，其特征在于，所述FPGA器件还用于根据各个所述监测单元返回信号的周期性和/或CRC校验结果对各个所述监测单元的健康状况做出判断。

9.根据权利要求1所述的基于总线仲裁的冗余系统，其特征在于，各个所述监测单元可通信相连，每个所述监测单元接收对手监测单元发送的数据信号以及时钟信号，并进行解析判别对机发出的主备状态、主备切换、健康状态、控制开关板复位信息。

10.根据权利要求1所述的基于总线仲裁的冗余系统，其特征在于，每个所述监测单元均与手动主备切换按钮相连。