[发明专利]一种微小型智能弹载计算机架构

权利要求书

1.一种微小型智能弹载计算机架构，其特征在于：该弹载计算机架构包括中央处理单元和图像处理单元；

所述的中央处理单元包括DSP芯片、FPGA芯片和对外接口芯片；

所述的DSP芯片为多核架构，用于承担计算机系统主控任务，主控任务包括系统主控、飞行控制、监控系统内部芯片；

其中，DSP芯片使用一个核心运行主控软件，主控软件通过中央处理单元的FPGA芯片及RS485芯片与其它分系统进行通信；

DSP芯片使用一个核心运行飞行控制程序，通过对FPGA芯片发送指令来控制19路电平信号的输出，进而实现对动力系统的控制；

DSP芯片使用一个核心运行监控程序，监控程序通过系统内部通信链路监控计算机处理芯片的工作状态。

2.根据权利要求1所述的一种微小型智能弹载计算机架构，其特征在于：

所述的FPGA芯片通过GPIO连接对外接口芯片，FPGA芯片通过EMIF接口连接中央处理单元DSP芯片，FPGA芯片通过EMIF接口连接图像处理单元DSP2，FPGA芯片内设支持DSP芯片与DSP2信息交换的双口RAM，FPGA芯片内部提供电平控制逻辑，根据DSP芯片的指令控制对外接口芯片，进而控制对外电平，中央处理单元FPGA芯片内提供HDLC协议收发器，支持DSP芯片与外部分系统经由RS485电平接口通信。

3.根据权利要求1或2所述的一种微小型智能弹载计算机架构，其特征在于：

所述的对外接口芯片包括电平隔离芯片20个、开关量输出芯片5个、RS485芯片14个，其中每个开关量输出芯片均能够支持最多6路开关量信号输出，电平隔离芯片和RS485芯片共同提供低速通信接口。

4.根据权利要求3所述的一种微小型智能弹载计算机架构，其特征在于：

8路同步RS485接口芯片和27路输出开关量接口芯片封装成一体化接口SIP。

5.根据权利要求1所述的一种微小型智能弹载计算机架构，其特征在于：

所述的图像处理单元包括一颗图像处理SIP、一颗FPGA芯片、一颗目标识别DSP芯片和一颗NPU芯片以及存储芯片，SIP包括DSP1+FPGA1、FPGA芯片命名为FPGA2，目标识别DSP芯片命名为DSP2。

6.根据权利要求5所述的一种微小型智能弹载计算机架构，其特征在于：

图像处理单元板载光模块接收外部分系统以光信号的物理形式输入的图像，光模块进行光信号到差分电信号的转换并将差分电信号提供给FPGA2，FPGA2通过SRIO接口从光模块接收4路图像信号，2路可见光图像和2路红外图像，FPGA2外设四组DDR3 SRAM大小共2GB，用作缓存原始的图像；

FPGA2通过PCIE接口连接NPU，向NPU提供可见光图像信号，FPGA2对2路红外原始图像进行畸变矫正和图像去噪，并通过SRIO接口向FPGA1提供矫正增强后的图像；

FPGA1通过SRIO接口接收2路红外图像，对图像进行均值滤波和中值滤波，随后进行二值化处理和行线段提取，上述处理结果存至双口RAM供DSP1经EMIF接口读取；

FPGA1外设四组DDR3 SRAM，容量共2GB，用作缓存批量图像数据；

FPGA1内设HDLC协议收发器，支持DSP1与外部分系统进行指令通信；FPGA1内设HDLC协议收发器，支持DSP1分别与DSP和FPGA2完成内部通信。

7.根据权利要求6所述的一种微小型智能弹载计算机架构，其特征在于：

DSP1通过EMIF接口读取FPGA1的行线段处理结果，进行目标位置的计算；

DSP1通过FPGA1提供的HDLC协议收发器将目标位置信息发送至DSP和外部分系统；

DSP2通过SRIO接口获取FPGA1行线段提取后的结果，DSP2利用自身的多核心架构、根据预设参数进行目标类型识别和真伪识别；

NPU通过PCIE接口获取两路可见光图像，利用底层的双核神经网络加速核心完成智能化识别与态势感知处理。