[发明专利]支持内嵌脚本语言的HDL代码生成方法

说明书

本申请公开支持内嵌脚本语言的HDL代码生成方法，获取HDL源代码文件，读取文件的每行HDL代码；HDL源代码文件中嵌入有Perl和/或Python脚本语言；响应于读取到HDL代码行中内嵌的脚本语言的检测标识，确定脚本语言的脚本类型，根据检测标识和脚本类型生成目标脚本格式的隐藏可执行脚本文件；调用API脚本库执行隐藏可执行脚本文件，生成目标HDL代码文件；目标HDL代码文件中不含内嵌的脚本语言，且包含有用于描述硬件电路的所有电路结构、参数和名称的HDL代码行。通过内嵌脚本语言转化后的目标HDL代码文件能直观看到每个电路结构所有参数信息，方便电路调试,也可减少手动工作、提高开发效率和降低出错几率。

技术领域

本申请实施例涉及软件领域，特别涉及一种支持内嵌脚本语言的HDL代码生成方法。

背景技术

在IP/SOC/AISC设计中，主流设计方案是采用硬件描述语言(HardwareDescription Language，HDL)编写，包括Verilog和VHDL。其以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

传统的HDL语言语法非常简单，需要设计者手动描述出详细的代码来表示电路细节和结构，而当遇到重复功能的电路，或者功能接近的电路设计的时候，往往需要工程师不厌其烦地一个个手动写出来，严重影响电路设计和工作效率。而在最新的HDL语言里，采用高级数据结构，如structure语句和generate语句设计，但此种高级数据结构无法确保在所有前端设计工具中被完全识别和执行，例如，无法自动编译和显示structure的波形图，在一些中端和后端实现EDA工具，对structure语句和generate语句设计的支持度也有限，甚至判断出错。此外，工程师调试过程中，无法准确翻译和理解此类高级数据结构，可能需要复杂的手动转化和分析，进一步影响调试的精度和开发效率。

发明内容

本申请提供了一种支持内嵌脚本语言的HDL代码生成方法，所述方法包括：

获取HDL源代码文件，读取文件的每行HDL代码；所述HDL源代码文件中嵌入有Perl和/或Python脚本语言，所述脚本语言用于解释和生成HDL代码文件；

响应于读取到HDL代码行中内嵌的所述脚本语言的检测标识，确定所述脚本语言的脚本类型，以及根据所述检测标识和所述脚本类型生成目标脚本格式的隐藏可执行脚本文件；

调用API脚本库执行所述隐藏可执行脚本文件，生成目标HDL代码文件；所述API脚本库中包含所有用于翻译内嵌的所述脚本语言的库函数；所述目标HDL代码文件中不含内嵌的所述脚本语言，且包含有用于描述硬件电路的所有电路结构、参数和名称的HDL代码行。

具体的，所述响应于读取到HDL代码行中内嵌的所述脚本语言的检测标识，确定所述脚本语言的脚本类型，以及根据所述检测标识和所述脚本类型生成目标脚本格式的隐藏可执行脚本文件，包括：

当读取到内嵌的所述检测标志时，对所述检测标志进行编号，并根据所述检测标志的类型确定所述脚本语言的脚本类型，以及确定脚本的语言类型；脚本类型分为单行脚本语言和多行脚本语言；

当指示所述脚本语言为单行脚本语言时，直接将所述单行脚本语言的行代码提取，并根据编号和语言类型生成目标脚本格式的所述隐藏可执行脚本文件；

当指示所述脚本语言为多行脚本语言时，将当前位置行标记为起始行，并继续读取代码行，直至读取到检测结束标志，所述检测标记为多行脚本语言的结束标志；

基于所述检测标志和所述结束标志提取行代码，并根据编号和语言类型生成目标脚本格式的所述隐藏可执行脚本文件。

具体的，所述调用API脚本库执行所述隐藏可执行脚本文件，生成目标HDL代码文件，包括：