[发明专利]存储器及存储器的操作方法

说明书

本公开实施例公开了一种存储器及其操作方法。存储器包括：存储单元阵列；写驱动器，耦接存储单元阵列，被配置为根据接收的写操作命令，将待写入的数据信号发送至存储单元阵列；第一列解码器，通过第一列选择线耦接存储单元阵列的第一存储单元区，被配置为对存储单元阵列执行写操作；第一列选择线包括虚拟线和挂载线；虚拟线，耦接第一列解码器和挂载线，用于向挂载线传输第一列选择信号；挂载线，耦接第一存储单元区，用于向第一存储单元区传输第一列选择信号；第一列选择信号用于选择第一存储单元区中执行写操作的存储单元列；其中，写驱动器发送的待写入的数据信号的传输方向与挂载线传输的第一列选择信号的传输方向相同。

技术领域

本公开涉及半导体技术领域，特别涉及一种存储器及存储器的操作方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)包括阵列排布的存储单元，每个存储单元包括一个晶体管和一个电容器。动态随机存储器广泛用于诸如移动设备、计算机等电子设备中，随着制造工艺技术的发展，动态随机存储器的容量逐渐增加。但是在存储器的操作过程中，存在写入错误的问题。因此，如何提高存储器的写入准确性成为目前亟需解决的问题。

发明内容

根据本公开实施例的第一方面，提供一种存储器，包括：

存储单元阵列；

写驱动器，耦接所述存储单元阵列，被配置为根据接收的写操作命令，将待写入的数据信号发送至所述存储单元阵列；

第一列解码器，通过第一列选择线耦接所述存储单元阵列的第一存储单元区，被配置为对所述第一存储单元区执行写操作；

所述第一列选择线包括虚拟线和挂载线；

所述虚拟线，耦接所述第一列解码器和所述挂载线，用于向所述挂载线传输第一列选择信号；

所述挂载线，耦接所述第一存储单元区，用于向所述第一存储单元区传输所述第一列选择信号；所述第一列选择信号用于选择所述第一存储单元区中执行所述写操作的存储单元列；

其中，所述写驱动器发送的待写入的数据信号的传输方向与所述挂载线传输的所述第一列选择信号的传输方向相同。

在一些实施例中，所述存储单元阵列，包括沿第一方向并列排布的第二存储单元区和所述第一存储单元区；其中，所述第一方向为所述写驱动器、所述存储单元阵列以及所述第一列解码器依次排布的方向；

所述虚拟线，位于所述第一存储单元区，用于在与所述第一方向相反的第二方向上向所述挂载线传输第一列选择信号；

所述挂载线，耦接所述第一存储单元区，用于在所述第一方向上向所述第一存储单元区传输所述第一列选择信号；其中，所述第一列选择信号用于选择所述第一存储单元区中执行所述写操作的存储单元列。

在一些实施例中，所述存储器还包括：第二列解码器，与所述第一列解码器位于所述存储单元阵列相对的两侧，且与所述写驱动器位于所述存储单元阵列相同的一侧；

所述第二列解码器，耦接所述第二存储单元区，被配置为对所述第二存储单元区执行写操作。

在一些实施例中，所述存储单元阵列，包括沿第一方向并列排布的第二存储单元区和所述第一存储单元区；其中，所述第一方向为所述写驱动器、所述第一列解码器以及所述存储单元阵列依次排布的方向；

所述虚拟线，位于所述第二存储单元区，用于在所述第一方向上向所述挂载线传输第一列选择信号；

所述挂载线，耦接所述第一存储单元区，用于在所述第一方向上向所述第一存储单元区传输所述第一列选择信号；其中，所述第一列选择信号用于选择所述第一存储单元区中执行所述写操作的存储单元列。