[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

半导体衬底；

栅极绝缘膜；

栅极；以及

第一多晶硅膜，

其中所述半导体衬底具有第一主表面和第二主表面，所述第二主表面为所述第一主表面的相对表面，

其中所述半导体衬底具有第一部分和第二部分；

其中所述半导体衬底具有：

集电极区域，被布置在位于所述第一部分中的所述第二主表面上；

阴极区域，被布置在位于所述第二部分中的所述第二主表面上；

漂移区域，被布置在所述集电极区域和所述阴极区域上；

发射极区域，被布置在位于所述第一部分中的所述第一主表面上；

基极区域，被布置在所述发射极区域与所述集电极区域之间；以及

阳极区域，被布置在位于所述第二部分中的所述第一主表面上，

其中所述栅极被布置为隔着所述栅极绝缘膜与所述基极区域的被夹在所述发射极区域与所述漂移区域之间的部分相对，

其中所述第一多晶硅膜被布置在所述阳极区域上，

其中所述发射极区域、所述漂移区域、以及所述阴极区域的每个导电类型均为n型，并且

其中所述集电极区域、所述基极区域、所述阳极区域以及所述第一多晶硅膜的每个导电类型均为p型。

2.根据权利要求1所述的半导体器件，

其中朝向所述第二主表面侧延伸的栅极沟槽形成在位于所述第一部分中的所述第一主表面上，以暴露所述发射极区域、所述基极区域以及所述漂移区域，

其中所述栅极嵌入在所述栅极沟槽中，并且

其中所述栅极绝缘膜被布置在所述栅极沟槽的侧表面和底表面中的每一者与所述栅极之间。

3.根据权利要求1所述的半导体器件，

其中所述半导体衬底被布置在所述基极区域中，并且还具有导电类型为p型的背栅区域，并且

其中所述阳极区域中的掺杂剂浓度低于所述背栅区域中的掺杂剂浓度。

4.根据权利要求1所述的半导体器件，还包括第一绝缘膜，所述第一绝缘膜被布置在所述阳极区域与所述第一多晶硅膜之间。

5.根据权利要求4所述的半导体器件，

其中所述第一绝缘膜的厚度为5nm或更小。

6.根据权利要求1所述的半导体器件，还包括：

第二绝缘膜；以及

第二多晶硅膜，

其中所述半导体衬底还包括第三部分，

其中所述第二绝缘膜被布置在位于所述第三部分中的所述第一主表面上，并且

其中所述第二多晶硅膜被布置在所述第二绝缘膜上。

7.根据权利要求6所述半导体器件，

其中所述第二多晶硅膜构成电阻器或二极管。