[发明专利]数字芯片的子模块后仿真方法和系统

说明书

本发明公开了一种数字芯片的子模块后仿真方法和系统，其中，方法包括获取待测子模块的子模块门级网表、子模块SDF文件、各个端口的端口信息，顶层模块的顶层门级网表和延迟信息；根据顶层门级网表、延迟信息和端口信息确定延迟数据；根据延迟数据在前仿真验证环境中添加各级延迟单元、前一级触发器和后一级触发器，将延迟数据标注到对应参数；将子模块门级网表、子模块SDF文件加入到前仿真验证环境中，运行前仿真激励进行后仿真验证。该方法在前仿真环境中标注与待测子模块端口相连接的前、后级模块的接口延迟和路径延迟，采用前仿真激励进行后仿真验证，使得待测子模块在后仿真时能够模拟接口延迟时序，待测子模块后仿验证更加全面。

技术领域

本发明涉及集成电路技术领域，具体涉及一种数字芯片的子模块后仿真方法、系统、电子设备及存储介质。

背景技术

在数字芯片设计流程中，后仿真是很重要的一环。通常后仿真是对于综合后得到的网表和延迟文件做功能仿真，来检查网表功能是否正确以及延迟是否符合时序要求。如果网表顶层包括多个子模块，仿真环境通常要求能够对所有子模块功能能够做完全覆盖。但是顶层仿真环境和子模块仿真环境往往覆盖程度有差异，子模块仿真环境通常比顶层仿真环境验证覆盖更加全面。如果要在子环境中做功能仿真，那么不能直接使用顶层网表，需要另外生成子模块网表以及延迟文件。在顶层环境中对子模块做后仿，能够覆盖接口时序，但是降低了子环境覆盖率；在子环境中进行子模块后仿，则无法对接口做时序仿真，导致后仿真验证不全面。

发明内容

因此，本发明实施例提供的数字芯片的子模块后仿真方法、系统、电子设备及存储介质，以解决现有技术中子模块后仿真验证不全面的问题。

为达到上述目的，本发明提供如下技术方案：

第一方面，本发明实施例提供一种数字芯片的子模块后仿真方法，包括：

获取待测子模块对应的子模块门级网表、子模块SDF文件，顶层模块对应的顶层门级网表和延迟信息，所述顶层模块包括待测子模块；

获取待测子模块中各个端口的端口信息，所述端口信息包括端口名称和端口类型，其中，所述端口类型包括时钟信号输入端口、同步信号输入端口、同步信号输出端口、异步信号端口；

根据所述顶层门级网表、延迟信息和端口信息确定待测子模块中各个端口的延迟数据，其中，时钟信号输入端口的延迟数据包括从时钟源到待测子模块的时钟信号输入端口路径上的各级延迟，同步信号输入端口的延迟数据包括前一级触发器延迟和从前一级触发器到待测子模块的同步信号输入端口路径上的各级延迟，同步信号输出端口的延迟数据包括同步信号输出端口到后一级触发器路径上的各级延迟和后一级触发器延迟，异步信号端口的延迟数据为无延迟；其中，各级延迟包括路径上每一级的单元延迟和走线延迟，前一级触发器延迟包括从时钟源到前一级触发器时钟端的延迟和从前一级触发器时钟端到前一级触发器输出端的延迟，后一级触发器延迟包括从时钟源到后一级触发器时钟端的延迟、后一级触发器的建立时间和保持时间；

根据待测子模块中各个端口的延迟数据在待测子模块的前仿真验证环境中添加各级延迟单元、前一级触发器和后一级触发器，并将延迟数据标注到各级延迟单元、前一级触发器和后一级触发器对应的参数中；

将子模块门级网表、子模块SDF文件加入到待测子模块的前仿真验证环境中，运行待测子模块前仿真验证环境的前仿真激励对待测子模块进行后仿真验证。

在一实施例中，当顶层模块中的所有子模块的输出级为寄存器输出时，在待测子模块前仿真验证环境中，将待测子模块对应的前一级触发器和前仿真验证环境中的驱动触发器作为同一个行为级单元，将前一级触发器对应的延迟标注到前仿真验证环境中的驱动触发器的输出端上。

在一实施例中，当同步信号输出端口对应多个后一级触发器时，同步信号输出端口的延迟数据包括输出端口到每一个后一级触发器路径上的各级延迟和每一个后一级触发器的延迟。